Docket No. 247943US2X/ims

IN THE UNITED STATES PATENT AND MARK OFFICE

IN RE APPLICATION OF: Tatsuya KUNIKIYO, et al. GAU:

SERIAL NO: 10/760,449

EXAMINER:

FILED:

January 21, 2004

FOR:

CAPACITANCE MEASUREMENT CIRCUIT

REQUEST FOR PRIORITY

COMMISSIONER FOR PATENTS

ALEXANDRIA, VIRGINIA	22313		
SIR:			
☐ Full benefit of the filing of provisions of 35 U.S.C. §	late of U.S. Application Serial Number (120.	, filed	, is claimed pursuant to the
☐ Full benefit of the filing of \$119(e):	late(s) of U.S. Provisional Application(s) is <u>Application No.</u>	claimed pur Date Fil	
Applicants claim any right the provisions of 35 U.S.	nt to priority from any earlier filed applicati C. §119, as noted below.	ons to which	n they may be entitled pursuant to
In the matter of the above-ide	ntified application for patent, notice is here	by given tha	t the applicants claim as priority:
<u>COUNTRY</u> JAPAN JAPAN	<u>APPLICATION NUMBER</u> 2003-011967 2004-005857	Jan	DNTH/DAY/YEAR Duary 21, 2003 Duary 13, 2004
are submitted herewit will be submitted prior were filed in prior app were submitted to the Receipt of the certific acknowledged as evid (A) Application Serial (B) Application Serial are submitted h	r to payment of the Final Fee blication Serial No. filed International Bureau in PCT Application N d copies by the International Bureau in a tirenced by the attached PCT/IB/304. No.(s) were filed in prior application Serial No.(s)	nely manner	under PCT Rule 17.1(a) has been filed; and
	C N	AIER & NI	VAK, McCLELLAND, EUSTADT, P.C. A. Scafetta Jr.
Customer Number	//	Iarvin J. Spi	

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

Registration No. 24,913

Joseph A. Scafetta, Jr. Registration No. 26,803

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月21日

出 願 番 号

Application Number:

特願2003-011967

[ST.10/C]:

[JP2003-011967]

出 願 人
Applicant(s):

三菱電機株式会社

松下電器産業株式会社

2003年 2月21日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

541897JP01

【提出日】

平成15年 1月21日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/66

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

國清 辰也

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

渡邉 哲也

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

金本 俊幾

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

山下 恭司

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

【識別番号】 100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 012852

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 容量値測定用回路及び配線特性の解析方法

【特許請求の範囲】

【請求項1】 第1~第3の端子と、

前記第1の端子に供給する第1の電流を検出する第1の電流検出部と、

前記第2の端子から誘起される第2の電流を検出する第2の電流検出部と、

前記第3の端子に供給する第3の電流を検出する第3の電流検出部と、

前記第1の端子に第1の容量が付随し、前記第1の容量は測定対象となる第1 及び第2の容量成分と測定対象外となる対象外容量成分とを含み、前記第1の容量成分を付随させるために前記第2の端子との間に測定容量形成部が設けられ、

前記第3の端子にダミー容量が付随し、前記ダミー容量は前記対象外容量成分 と同一容量値を示している、

容量值測定用回路。

【請求項2】 請求項1記載の容量値測定用回路であって、

前記第1~第3の電流検出部は少なくとも一つのトランジスタを含み、

前記少なくとも一つのトランジスタは、論理回路を構成する標準的なトランジスタよりもリーク電流が生じにくいトランジスタ特性を有するトランジスタを含む、

容量值測定用回路。

【請求項3】 請求項1記載の容量値測定用回路であって、

前記第1~第3の電流検出部は第1の導電型の少なくとも一つのトランジスタ を含み、

前記少なくとも一つのトランジスタは第2の導電型のウェル領域内形成され、 前記ウェル領域は第1の導電型のボトム領域の上層部に選択的に形成される、 容量値測定用回路。

【請求項4】 請求項1記載の容量値測定用回路であって、

前記第1~第3の電流検出部は互いの導電型式が異なる第1及び第2のトラン ジスタを含み、

前記第1及び第2のトランジスタは、内部に埋め込まれる埋込絶縁層及びその

上部に形成される半導体層を有するSOI基板の前記半導体層に形成され、前記 埋込み絶縁層に到達する素子分離領域によって互いに絶縁分離される、 容量値測定用回路。

【請求項5】 請求項1ないし請求項4のうち、いずれか1項に記載の容量 値測定用回路であって、

前記容量値測定用回路はそれぞれが前記第1~第3の端子及び前記第1~第3 の電流検出部を有する第1及び第2の回路を含み、

前記第1及び第2の回路はそれぞれ前記測定容量形成部として互いに異なる第 1及び第2の測定容量形成部を有し、

前記第1の容量成分は第1及び第2の部分容量成分を含み、

前記第1の測定容量形成部は実質的に前記第1及び第2の部分容量成分を含み、前記第2の測定容量形成部は実質的に前記第2の容量成分のみを含むことを特徴とする、

容量值測定用回路。

【請求項6】 請求項5記載の容量値測定用回路であって、

前記第1及び第2の測定容量形成部はそれぞれ第1及び第2の測定用トランジスタを有し、

前記第1及び第2の測定用トランジスタはそれぞれ、ゲート電極、一対の電極 領域を有し、前記ゲート電極は前記第2の端子に電気的に接続され、前記一対の 電極領域の一方はコンタクトホールを介して電気的に接続される配線層は前記第 1の端子に電気的に接続され、

前記第1の部分容量成分は前記コンタクトホールと前記ゲート電極との間に形成される結合容量を含み、前記第2の部分容量成分は前記ゲート電極と前記配線層との間に形成される結合容量を含み、

前記第1の測定用トランジスタにおける前記コンタクトホールの前記ゲート電極からの距離は、前記第1の部分容量成分が有効になる長さに設定され、前記第2の測定用トランジスタにおける前記コンタクトホールの前記ゲート電極からの距離は、前記第1の部分容量成分が無効化する長さに設定される、

容量值測定用回路。

【請求項7】 請求項5記載の容量値測定用回路であって、

前記第1及び第2の測定容量形成部は第1及び第2の測定用トランジスタをそれぞれ有し、

前記第1及び第2の測定用トランジスタはそれぞれ、ゲート電極、第1及び第2の電極領域を有し、第1及び第2の電極領域は第1及び第2のコンタクトホールを介して第1及び第2の配線層に電気的に接続され、前記第1及び第2の配線層が第1及び第2の端子に電気的に接続され、

前記第1の部分容量成分は前記第1及び第2のコンタクトホール間に形成される結合容量を含み、前記第2の部分容量成分は前記第1,第2の電極領域間に形成される結合容量を含み、

前記第1の測定用トランジスタにおける前記第1及び第2のコンタクトホールは、前記第1の部分容量成分が有効になるように形成され、前記第2の測定用トランジスタにおける前記第1及び第2のコンタクトホールの少なくとも一つは、前記第1の部分容量成分が零になるように形成される、容量値測定用回路。

【請求項8】 第1端子と、

所定数の第2の端子と、

前記第1の端子に供給する第1の電流を検出する第1の電流検出部と、

共通信号線から得られる第2の電流を検出する第2の電流検出部とを備え、

前記第1の端子に第1の容量が付随し、前記第1の容量は第1及び第2の容量 成分を含み、前記第1の容量成分は所定数の第1の容量成分を含み、前記第1の 容量成分を付随させるために、前記第1の端子と前記所定数の第2の端子との間 に測定容量形成部が設けられ、前記測定容量形成部は、前記第1端子と前記所定 数の第2の端子との間に前記所定数の第1の容量成分が設けられ、

前記所定数より少ないビット数の外部信号に基づき前記所定数の第2の端子の うちいずれか選択端子として選択し、該選択端子から誘起される第2の電流を前 記共通信号線に伝達する選択部をさらに備える、

容量值測定用回路。

【請求項9】 請求項8記載の容量値測定用回路であって、

前記選択部は、

前記外部信号のうちの1ビットがシリアル入力される複数のラッチ部と、

前記複数のラッチ部のラッチデータに基づき、前記複数の第2の端子を選択する端子選択部とを含む、

容量值測定用回路。

【請求項10】 第1及び第2の端子と、

前記第1の端子に供給する供給電流を検出する電流検出部と、

前記第2の端子を固定電位に接続する第1の状態及び前記第1,第2の端子間を短絡する第2の状態のうち、いずれかの状態に設定する端子状態切り換え部と を備え、

前記第1, 第2の端子間に、第1及び第2の容量成分を含む測定容量を有する 測定容量形成部が設けられる、

容量值測定用回路。

【請求項11】 請求項10記載の容量値測定用回路であって、

前記容量値測定用回路は第1及び第2の回路を含み、

前記第1及び第2の回路は、それぞれ、前記第1及び第2の端子、前記電流検 出部、及び前記端子切り換え部を有し、

前記第1及び第2の回路は前記測定容量形成部として互いに異なる第1及び第 2の測定容量形成部を有している、

容量值測定用回路。

【請求項12】 請求項11記載の容量値測定用回路であって、

前記測定容量は測定対象外となる対象外容量成分を含み、

前記第1及び第2の測定容量形成部は、前記4つの前記供給電流の値に基づき、前記対象外容量成分を除去して前記第1及び第2の容量成分を測定可能に形成されることを特徴とする、

容量値測定用回路。

【請求項13】 請求項12記載の容量値測定用回路であって、

前記測定容量は測定対象となる第3の容量成分を含み、

前記第1及び第2の測定容量形成部は、前記4つの前記供給電流の値に基づき

、前記対象外容量成分を除去して前記第1~第3の容量成分のうち少なくとも一つが測定可能に形成されることを特徴とする、

容量值測定用回路。

【請求項14】 請求項13記載の容量値測定用回路であって、

前記第1の測定容量形成部は、

第1の半導体基板と、

前記第1及び第2の端子に電気的に接続される第1及び第2の電極とを含み、

前記第1の半導体基板の表面内の所定領域に選択的に形成される第1及び第2の活性領域とを備え、前記第1及び第2の活性領域は前記第1及び第2の電極に 電気的に接続され、

前記第1, 第2の活性領域間を絶縁分離する分離領域を含み、

前記第2の測定容量形成部は、

前記第1の半導体基板と等価な第2の半導体基板と、

前記第2の半導体基板の表面内の少なくとも前記所定領域に対応する領域に形成される絶縁領域とを含み、

前記第1及び第2の容量成分の一方は前記第1及び第2の電極間に形成される 結合容量を含み、

前記第3の容量成分は、前記第1,第2の活性領域とその間の前記分離領域に よって形成される結合容量を含む、

容量值測定用回路。

【請求項15】 請求項14記載の容量値測定用回路であって、

前記第1の測定容量形成部は、

前記半導体基板の前記所定領域外の表面内に前記第1及び第2の活性領域と等 価なダミー活性領域を設けたことを特徴する、

容量值測定用回路。

【請求項16】 請求項14あるいは請求項15記載の容量値測定用回路であって、

前記第1及び第2の半導体基板は、内部に埋め込まれる埋込絶縁層及びその上 部に形成される半導体層を有するSOI基板を含み、前記第1の測定容量形成部 の前記第1及び第2の活性領域は前記半導体層の表面内に形成され、前記第2の 測定容量形成部の前記絶縁領域は前記半導体層の表面内に形成される、 容量値測定用回路。

【請求項17】 請求項16記載の容量値測定用回路であって、

前記分離領域は、前記半導体層の表面から前記埋込絶縁層に到達する分離領域 を含み、前記第1及び第2の活性領域間は前記埋込絶縁層及び前記少なくとも一 つの分離領域により完全分離される、

容量值測定用回路。

【請求項18】 請求項17記載の容量値測定用回路であって、

前記第1及び第2の活性領域は前記半導体層の表面から前記埋込絶縁層に到達 する活性領域を含む、

容量值測定用回路。

【請求項19】 請求項14ないし請求項18のうち、いずれか1項に記載の容量値測定用回路であって、

前記第1及び第2の電極はそれぞれ複数の歯部分を有する櫛形構造の電極を含 み、前記第1及び第2の電極の前記複数の歯部分は交互に所定間隔隔でて交叉す るように配置され、

前記第1及び第2の活性領域は前記分離領域を介して交互に形成される複数の第1及び第2の活性領域を含み、前記複数の第1及び第2の活性領域は前記第1及び第2の電極それぞれの複数の歯部分とそれぞれコンタクトホールを介して電気的に接続される、

容量值測定用回路。

【請求項20】 請求項13記載の容量値測定用回路であって、

前記第1及び第2の測定容量形成部はそれぞれ、

半導体基板と、

前記第1及び第2の端子に電気的に接続される第1及び第2の配線層と、

前記半導体基板の表面内の所定領域に選択的に形成される第1及び第2の活性 領域とを含み、前記第1の活性領域は前記第1の配線層により電気的影響を受け 、前記第2の活性領域はコンタクトホールを介して第2の配線層に電気的に接続 され、

前記第1,第2の活性領域間を絶縁分離する分離領域をさらに含み、

前記第3の容量成分は、前記第1,第2の活性領域とその間の前記分離領域に よって形成される結合容量を含み、

前記第1及び第2の測定容量形成部間で異なる面積の前記第1の活性領域を用いたことを特徴とする。

容量值測定用回路。

【請求項21】 請求項20記載の容量値測定用回路であって、

前記第1及び第2の測定容量形成部それぞれの前記第1の活性領域はコンタクトホールを介して前記第1の配線層に電気的に接続される、

容量值測定用回路。

【請求項22】 請求項20記載の容量値測定用回路であって、

前記第1及び第2の測定容量形成部はそれぞれ

前記第1の活性領域上に形成されるゲート絶縁膜と、

前記ゲート絶縁膜上に形成されるゲート電極と、

前記ゲート電極と前記第1配線層とを電気的に接続するコンタクトホールとを 含む、

容量值測定用回路。

【請求項23】 請求項8あるいは請求項10記載の容量値測定用回路を用いた配線特性の解析方法であって、

- (a) 絶縁層を介して複数の層に形成される多層配線構造の配線層間の絶縁層の 膜厚及びその誘電率を含む配線特性を設定するステップと、
- (b) 前記(a)で設定した配線特性に基づき所定の容量を非実測で求めるステップとを備え、前記所定の容量は前記第1及び第2の容量成分のうちの少なくとも一つを含み、
- (c) 前記多層配線構造を前記測定容量形成部に含む前記容量値測定用回路を用いて前記所定の容量を実測で求めるステップと、
- (d) 前記ステップ(b), (c)で得た前記所定の容量値とが一致するように、前記配線特性を適宜変更しながらステップ(b)を繰り返し実行させ、最終的に一致し

た前記配線特性を推定値として解析するステップと、 をさらに備える配線特性の解析方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明はCBCM (Charge Based Capacitance Measurement) 方法を用いたCBCM用回路及びそれを用いた容量値測定方法に関する。

[0002]

【従来の技術】

CBCM用回路はLCRメータなどのAC測定器では十分な精度が得られない sub-fFレベル($10^{-15}F$ 以下)の容量値測定用回路であり、非特許文献 1に開示されている。また、配線の一部容量を単独で測定可能にした改良型CB CM用回路は特許文献 1に開示されている。

[0003]

【非特許文献1】

James C.Chen,外3名、"An On-Chip Attofarad Interconnect Charge -Based Capacitance Measurement(CBCM) Technique", Technial Digest of IEDM 1996,pp.69-72

【特許文献1】

米国特許第6,300,765明細書

[0004]

【発明が解決しようとする課題】

従来のCBCM用回路及び改良型CBCM用回路は、配線の全体容量や一部容量等、測定対象は固定されており、被測定対象の成分を分離した測定が困難であるという問題点があった。

[0005]

この発明は上記問題点を解決するためになされたもので、被測定対象の成分を 分離した測定が可能なCBCM用回路を得ることを目的とする。

[0006]

【課題を解決するための手段】

この発明にかかる請求項1記載の容量値測定用回路は、第1~第3の端子と、前記第1の端子に供給する第1の電流を検出する第1の電流検出部と、前記第2の端子から誘起される第2の電流を検出する第2の電流検出部と、前記第3の端子に供給する第3の電流を検出する第3の電流検出部と、前記第1の端子に第1の容量が付随し、前記第1の容量は測定対象となる第1及び第2の容量成分と測定対象外となる対象外容量成分とを含み、前記第1の容量成分を付随させるために前記第2の端子との間に測定容量形成部が設けられ、前記第3の端子にダミー容量が付随し、前記ダミー容量は前記対象外容量成分と同一容量値を示している

[0007]

この発明に係る請求項8記載の容量値測定用回路は、第1端子と所定数の第2の端子と、前記第1の端子に供給する第1の電流を検出する第1の電流検出部と、共通信号線から得られる第2の電流を検出する第2の電流検出部とを備え、前記第1の端子に第1の容量が付随し、前記第1の容量は第1及び第2の容量成分を含み、前記第1の容量成分は所定数の第1の容量成分を含み、前記第1の容量成分を含み、前記第1の容量成分を含み、前記第1の容量成分を含み、前記第1の容量成分を含み、前記第1の容量成分を含み、前記第1の容量成分を付随させるために、前記第1の端子と前記所定数の第2の端子との間に測定容量形成部が設けられ、前記所定数の第2の端子と前記所定数の第2の端子と前記所定数の第2の端子との間に前記所定数の第1の容量成分が設けられ、前記所定数より少ないビット数の外部信号に基づき前記所定数の第2の端子のうちいずれか選択端子として選択し、該選択端子から誘起される第2の電流を前記共通信号線に伝達する選択部とをさらに備えて構成している。

[0008]

この発明に係る請求項10記載の容量値測定用回路は、第1及び第2の端子と、前記第1の端子に供給する供給電流を検出する電流検出部と、前記第2の端子を固定電位に接続する第1の状態及び前記第1,第2の端子間を短絡する第2の状態のうち、いずれかの状態に設定する端子状態切り換え部とを備え、前記第1,第2の端子間に、第1及び第2の容量成分を含む測定容量を有する測定容量形成部が設けられている。

[0009]

【発明の実施の形態】

<実施の形態1>

図1はこの発明の実施の形態1であるCBCM用回路の構成を示す回路図である。同図に示すように、PMOSトランジスタMP1及びNMOSトランジスタMN1が直列に接続され、PMOSトランジスタMP2及びNMOSトランジスタMN2が直列に接続される。そして、PMOSトランジスタMP1のソースがパッド52に、PMOSトランジスタMP2のソースがパッド54に接続され、NMOSトランジスタMN1及びMN2のソースが共通にパッド55に接続される。また、PMOSトランジスタMP1及びMP2のゲートにはパッド53が、バックゲートとなるウェル領域にはパッド51がそれぞれ接続され、NMOSトランジスタMN1及びMN2のゲートにはパッド56が接続される。PMOSトランジスタMP1、NMOSトランジスタMN1のドレイン間の端子P3にノードN3が接続される。

[0010]

さらに、PMOSトランジスタMP2, NMOSトランジスタMN2のドレイン間の端子P1にノードN1が電気的に接続され、ノードN1はノードN2との間の測定容量形成部にカップリング容量(結合容量)Ccが形成される。ノードN2は端子P2及びNMOSトランジスタMN3を介してパッド58に接続される共に端子P2及びNMOSトランジスタMN4を介してパッド55に接続される。NMOSトランジスタMN3及びMN4のゲートにはパッド57及び56がそれぞれ接続される。

[0011]

なお、本明細書中において、「ノード」は通常の電気的接点のみならず、電気的接点に電気的に接続される配線層、容量の電極、トランジスタのゲート電極等の導電層を示す名称としても用いている。

[0012]

また、パッド 5 1 , 5 2 , 5 3 , 5 4 , 5 5 , 5 6 , 及び 5 7 には、電位 N W , 基準電位 V ref, P M O S ゲート電位 G P , テスト電位 V tst, 電位 G N D , N MOSゲート電位GN,及びイネーブル電圧ENがそれぞれ付与される。また、パッド52,54には電源が供給され、電流計61及び電流計62によって電源からノードN3及びノードN1にそれぞれ供給される電流Ir及び電流Itがそれぞれ測定される。パッド58は接地レベルに接続され、ノードN2から誘起され接地レベルに流れる電流Imが電流計63よって測定される。

[0013]

電位NWはPMOSトランジスタMP1, MP2のウェル領域の電位設定用の電位であり、電位GNDはNMOSトランジスタMN1, MN2, MN4の活性領域(図示せず)とソースに電位を与える。

[0014]

PMOSトランジスタMP1及びMP2並びにNMOSトランジスタMN1及 びMN2はそれぞれゲート長、ゲート幅、ゲート絶縁膜厚とも同じ対のトランジ スタである。また、NMOSトランジスタMN3及びMN4はそれぞれゲート長 、ゲート幅、ゲート絶縁膜厚とも同じ対のトランジスタである。

[0015]

そして、ノードN2のテスト容量Ctstとして、基準容量Cref(被測定用配線であるノードN1までの配線容量)に、ノードN1, N2間のカップリング容量Cc (第1の容量成分)、及びノードN1におけるカップリング容量Ccを除く配線容量Cv (第2の容量成分)が付加され、テスト容量Ctst=Cref+Cv+Ccとなる。そして、ノードN3にはダミー容量として基準容量Cref (第3の容量成分)と同じ容量値が設けられる。基準容量Cref は測定対象外の容量である。

[0016]

図2は図1で示した実施の形態1のCBCM用回路動作を示すタイミング図である。以下、同図を参照して、実施の形態1のCBCM用回路による容量値測定動作を説明する。

[0017]

同図に示すように、基準電位 V ref、テスト電位 V tst、電位 N W は電源電位 V d d に固定され、電位 G N D は接地電位 V s s に固定される。 P M O S ゲート電位 G P 及び N M O S ゲート電位 G N の入力電圧波形は、どの時間においても、 N

MOSトランジスタMN1, MN2及びPMOSトランジスタMP1, MP2のうち、どちらか一方のみがオンするように与えられる。したがって、同一時間において、PMOSトランジスタMP1からNMOSトランジスタMN1へ、あるいは、PMOSトランジスタMP2からNMOSトランジスタMN2へ流れる貫通電流は生じない。

[0018]

図 2 に示すように、時間 t O以前のディスチャージ期間は、PMO S ゲート電位 G P及び NMO S ゲート電位 G Nは "H"、イネーブル電圧 E Nが "L" レベルであるため、PMO S トランジスタ MP 1,MP 2 及び NMO S トランジスタ MN 3 がオフ状態であり、NMO S トランジスタ MN 1,MN 2 及び MN 4 はオン状態である。したがって、ノード N 1 ~ N 3 は全て "L" にディスチャージされる。

[0019]

時間 t $0 \sim t$ 1 のオフ期間は、NMO Sゲート電位 GNが "L"に変化するため、PMO SトランジスタMP 1 及びMP 2 並びにNMO SトランジスタMN 1 ~MN 4 がオフ状態となる。

[0020].

[0021]

時間 t $2 \sim t$ 3 の測定期間は、PMO Sゲート電位 G Pが "L" に変化し、PMO SトランジスタM P 1 及びM P 2 がオン状態となり電流 I r 及び電流 I t が流れ、ノードN 3 及びN 1 は "H" になる。したがって、ノードN 1 に付随する全容量 (Ctst) に電荷が蓄積される。ノードN 3 に付随する全容量 (Cref) に電荷が蓄積される。

[0022]

この際、電流 I r 及び電流 I t がそれぞれ電流計 6 1 及び 6 2 により測定されると共に、ノード N 2 からパッド 5 8 を経由した接地レベルまでの電流経路で励起される電流 I m が電流計 6 3 によって測定される。

[0023]

時間 t 3 \sim t 4 のディスエーブル期間は、 PMO Sゲート電位 G Pが "H" になる。

[0024]

時間 t $4 \sim t$ 5 のオフ期間で、イネーブル電圧 E N が "L" になり、全ての P MOSトランジスタMP 1 及びMP 2 並びに N MOSトランジスタMN 1 \sim MN 4 がオフ状態となる。

[0025]

その後、時間 t 5 で N M O S ゲート電位 G N が "H"となり、ディスチャージ 期間が開始する。この時間 t 5 ~時間 t O までの期間がディスチャージ期間となる。

[0026]

[0027]

【数1】

 $Im=Cc\times Vdd\times f\cdots (1)$

[0028]

【数 2 】

Cc=Im/(VddXf) ...(2)

[0029]

また、電流 I t と電流 I r との差は次の(3)式で与えられる。

[0030]

【数3】

$$It-Ir=Ctst\times Vdd\times f-Cref\times Vdd\times f$$

$$=(Cref+Cv+Cc)\times Vdd\times f-Cref\times Vdd\times f$$

$$=(Cv+Cc)\times Vdd\times f \cdots (3)$$

[0031]

したがって、(2)式及び(3)式より、配線容量Cvが次の(4)式で与えられる。

[0032]

【数4】

$$Cv = (It-Ir)/(VddXf)-Cc$$

$$= (It-Ir-Im)/(VddXf) \cdots (4)$$

[0033]

したがって、ノードN2に付随するカップリング容量Cc及び配線容量Cvそれぞれを、不要な基準容量Crefを取り除いて正確に求めることができる。

[0034]

図3は測定配線あるいはダミー配線となるノードN1~ノードN3の具体例を 示す平面図である。図4は図3のA-A'断面を示す断面図である。

[0035]

これらの図に示すように、容量の一方電極として機能するノードN1の両側面に所定間隔隔でて、上記容量の他方電極として機能するノードN2が設けられ、図4に示すように、ノードN1,N2間でカップリング容量Ccが2箇所形成され、ノードN1の下方の基板(あるいは下層配線)との間に配線容量Cvが形成される。なお、ノードN1がノードN2とカップリング容量Ccを形成するまでの距離L13相当分の長さでノードN3を形成している。

[0036]

図3及び図4の構成で、カップリング容量Cc及び配線容量Cvを測定する。この例では、ノードN1,N2間に形成されるカップリング容量それぞれをCcと 設定している。

[0037]

(2)式と同様にしてCcは次の(5)式で与えられる。

[0038]

【数5】

$$Cc=Im/(Vdd\times f\times 2)$$
 ...(5)

[0039]

また、電流 I t と電流 I r との差は次の(6)式で与えられる。

[0040]

【数6】

$$\begin{aligned} It-Ir=Ctst\times Vdd\times f-Cref\times Vdd\times f\\ &=(Cref+Cv+2\times Cc)\times Vdd\times f-Cref\times Vdd\times f\\ &=(Cv+2\times Cc)\times Vdd\times f &\cdots (6) \end{aligned}$$

[0041]

したがって、(5)式及び(6)式より、配線容量Cvが次の(7)式で与えられる。

[0042]

【数7】

$$Cv = (It-Ir)/(VddXf)-2XCc$$

$$= (It-Ir-Im)/(VddXf) ...(7)$$

[0043]

図1で示した回路構成では、NMOSトランジスタMN1, MN2及びMN4 のゲートにNMOSゲート電位GNを共通に与えるため、NMOSトランジスタ MN3を採用することによるパッド数の増加はない。

[0044]

しかも、上述した(1)~(4)式((5)~(7)式)によって、被測定容量であるテスト容量Ctstをカップリング容量Cc及び配線容量Cvに分離して測定することができる。したがって、従来のように、容量成分別に被測定容量用のレイアウトパターンを用意する必要がなくなるため、回路のレイアウト面積を削減することができる。

[0045]

(他の態様)

PMOSトランジスタMP1及びMP2並びにNMOSトランジスタMN1~MN4のサブスレショルド電流の低減を図るべく、一般的な論理回路(コアロジック)で用いられるトランジスタよりゲート長の長いトランジスタを使用することが望ましい。例えば、I/O(入出力用)トランジスタ(3.3 V,2.5 V,1.8 V等の比較的互い電源電圧で動作)と同等のゲート長で構成すれば良い。これにより、サブスレショルド電流リークによる測定電流の誤差を低減することができる効果を奏する。なお、コアロジックのトランジスタを説明している文献として例えば、"International Technology Roadmap for Semiconductors (IT RS) 2001 Edition, Process Integration, Device, And Structures And Emerging Research Devices"等がある。

[0046]

ゲート酸化膜の膜厚をコアトランジスタより厚く形成したり、コアトランジスタの動作電源よりも高く設定したりしても同様な効果を奏する。例えば、ゲート酸化膜の膜厚をI/Oトランジスタ程度で構成することが考えられる。

[0047]

このように、CBCM用回路で用いるMOSトランジスタとして、論理回路を構成する標準的なトランジスタよりもリーク電流が生じにくいトランジスタを用いることが望ましい。

[0048]

<実施の形態2>

図5はこの発明の実施の形態2であるCBCM用回路の構成をウェル領域との関係で模式的に示した説明図である。同図に示すように、PMOSトランジスタMP1及びMP2はNウェル領域32Nに形成され、NMOSトランジスタMN3及びMN4はPウェル領域32P内に形成される。Pウェル領域32Pはパッド59によってPウェル用接地電位PWで電位固定される。他の構成は図1で示した実施の形態1と同様であるため説明を省略する。

[0049]

図6は図5のCBCM用回路で用いるNMOSトランジスタMN3及びMN4の断面構造を示す断面図である。図7は図6のウェル構造を簡易的に示す説明図

である。

[0050]

これらの図に示すように、P型基板30の上層部にボトムNウェル領域31が 設けられ、ボトムNウェル領域31の上層部にPウェル領域32P及びNウェル 領域32N(図6では図示省略している。)が設けられる。したがって、ボトム Nウェル領域31,Nウェル領域32N及びPウェル領域32Pによるトリプル ウェル構造を呈している。

[0051]

Pウェル領域32Pの表面内には、P⁺拡散領域34及びN⁺拡散領域35,36が選択的に形成され、ボトムNウェル領域31の表面内にN⁺拡散領域33が形成される。N⁺拡散領域35,35間のPウェル領域32Pの上方にはゲート電極37が設けられることによりNMOSトランジスタMN3を構成し、N⁺拡散領域36,36間のPウェル領域32Pの上方にはゲート電極38が設けられることによりNMOSトランジスタMN4を構成する。

[0052]

P⁺拡散領域34上にはコンタクトホール66介してパッド59が電気的に接続され、N⁺拡散領域35 (ソース側)上にはコンタクトホール66を介してパッド55が電気的に接続され、ゲート電極37上にはコンタクトホール66を介してパッド56が電気的に接続され、N⁺拡散領域35 (ドレイン側)上にはコンタクトホール66を介して配線層として機能するノードN2が電気的に接続され、N⁺拡散領域36 (ドレイン側)上にコンタクトホール66を介してノードN2が電気的に接続され、ゲート電極38上にはコンタクトホール66を介してパッド57が接続され、N⁺拡散領域36 (ソース側)上にはコンタクトホール66を介してパッド57が接続され、N⁺拡散領域36 (ソース側)上にはコンタクトホール66を介してパッド58が電気的に接続される。また、N⁺拡散領域33はコンタクトホール66を介してパッド51に電気的に接続される。なお、当然のことながら、ゲート電極37,38とPウェル領域32Pとの間、コンタクトホール66,66間、パッド間等は、絶縁層67により絶縁分離されている。なお、以降に示す図では、絶縁層67に相当する層の図示を省略している。

[0053]

このように、トリプルウェル構造のPウェル領域32P内にNMOSトランジスタMN3及びMN4を形成することにより、NMOSトランジスタMN3及びMN4に発生する接合リーク電流を効果的に抑制することができる。

[0054]

さらに、パッド59に電流計を接続し、接合リーク電流をモニタし、電流 I m を補正することにより、さらに高精度な容量値の測定を可能にすることができる

[0055]

なお、図5及び図6の例では、P型基板30を示したが、N型基板でも同様の効果を奏する。

[0056]

<実施の形態3>

図8はこの発明の実施の形態3であるCBCM用回路で用いられるトランジスタ構造を示す断面図である。同図に示すように、NMOSトランジスタMN3及びMN4がP型基板41,埋込酸化膜42及びSOI(Silicon-On-Insulator)層43よりなるSOI基板のSOI層43内に形成されている。

[0057]

[0058]

 N^+ 拡散領域 4 4 (ソース側)上にはコンタクトホール 6 6 を介してパッド 5 5 が電気的に接続され、ゲート電極 3 7 上にはコンタクトホール 6 6 を介してパッド 5 6 が電気的に接続され、 N^+ 拡散領域 4 4 (ドレイン側)上にはコンタクトホール 6 6 を介してノード N 2 が電気的に接続され、 N^+ 拡散領域 4 5 (ドレイン側)上にコンタクトホール 1 6 6 を介してノード 1 7 2 が電気的に接続され、ゲ

ート電極38上にはコンタクトホール66を介してパッド57が接続され、 N^+ 拡散領域45 (ソース側)上にはコンタクトホール66を介してパッド58が電気的に接続される。

[0059]

なお、図8では図示しないが、NMOSトランジスタMN3, MN4と他のトランジスタとを完全分離すべく、NMOSトランジスタMN3及びMN4の周辺にはSOI層43の表面から埋込酸化膜42に到達するSTI (Shallow Trench Isolation) 領域49が形成される。

[0060]

このように、NMOSトランジスタMN3及びMN4をSOI基板上に他の素子から完全分離して形成することにより、埋込酸化膜42の存在によって、NMOSトランジスタMN3及びMN4により発生する接合リークは無くなるため、高精度な容量値測定が実現できる効果を奏する。

[0061]

同様にして、PMOSトランジスタMP1、MP2及びNMOSトランジスタ MN1、MN2をSOI基板上のSOI層にSTI領域によって完全分離すれば、これらのMOSトランジスタより発生する接合リークは無くなるため、高精度な容量値測定が実現できる効果を奏する。

[0062]

特に、互いに導電型式が異なるPMOSトランジスタとNMOSトランジスタとをSOI層にSTI領域によって完全分離することにより、接合リーク抑制効果は大きい。

[0063]

<実施の形態4>

図9は実施の形態4のCBCM用回路の第1の回路の構成を示す回路図である。同図に示すように、ノードN1, N2間にコンタクトーゲート間容量測定用の測定容量形成部91Aが形成される。他の構成は図1で示した実施の形態1の構成と同様であるため説明は省略する。

[0064]

図10は実施の形態4の測定容量形成部91Aの内部構成を示す平面図である。図11は図10のX1-X1′断面構造を示す断面図である。

[0065]

[0066]

コンタクトホール66を介してN⁺拡散領域22に電気的に接続され、実際のMOSトランジスタはコンタクトホール66がゲート電極に可能な限り隣接して形成されるため、ノードN1,コンタクトホール66間距離は最小寸法である距離d1に設定される。

[0067]

ここで、実際に測定したいのは、ノードN1用のコンタクトホール66とノードN2との間に形成されるカップリング容量Ccである。しかしながら、ノードN1はゲート電極であるノードN2に近接して形成されるため、ノードN1とノードN2との間にもカップリング容量Ccxが形成されてしまう。なお、ノードN1とPウェル領域21との間には配線容量Cvも形成される。

[0068]

図12は実施の形態4のCBCM用回路の第2の回路における測定容量形成部 91Bの構造を示す平面図である。図13は図12のX2-X2′断面構造を示 す断面図である。なお、回路構成自体は、測定容量形成部91Aが測定容量形成 部91Bに置き換わった点を除き、第1の回路と同様である。

[0069]

測定容量形成部91Bにおいて、N⁺拡散領域22,23及びノードN2によって規定される測定用NMOSトランジスタQ2は、通常のMOSトランジスタ と異なり、ノードN2,コンタクトホール66間距離が、ノードN1のコンタク トホール66とノードN2との間のカップリング容量Ccyが無視できる程度の長い距離d2(d1の10倍程度)に設定される。なお、他の構成は図10及び図11で示した構造と同様である。

[0070]

以下、実施の形態4のCBCM用回路における第1及び第2の回路を用いたカップリング容量Cc、配線容量Cvの測定方法を説明する。

[0071]

第1及び第2の回路でそれぞれ電流 I m [A]及び電流 I m [B]を測定し、以下の(8)式及び(9)式を導出する。なお、(9)式において、カップリング容量 C cyは無視できる値とする。

[0072]

【数8】

$$[m[A] = (Ccx+Cc)\times Vdd\times f \cdots (8)$$
[0073]

【数9】

$$[m[B] = (Ccx+Ccy)\times Vdd\times f$$

$$= Ccx\times Vdd\times f \qquad \dots (9)$$

[0074]

その結果、カップリング容量Ccx及びカップリング容量Ccが以下の(10)式及び(11)式によって導かれる。

[0075]

【数10】

$$Ccx=Im[B]/(VddXf)$$
 ...(10)

[0076]

【数11】

$$Cc = (Im[A] - Im[B]) / (Vdd \times f) \cdots (11)$$

[0077]

そして、第1及び第2の回路でそれぞれ電流 I t [A] 及び電流 I t [B] を測定し、以下の(12)式及び(13)式を導出する。なお、(13)式において、カップリング容量Ccyは無視できる値とする。その結果、(10)式~(13)式によって配線容量Cvを導出することができる。

[0078]

【数12】

$$[t[A]=Ctst[A]\times Vdd\times f$$

$$=(Cv+Cc+Ccx)\times Vdd\times f \cdots (12)$$

[0079]

【数13】

$$[m[B]=Ctst[A]\times Vdd\times f$$

$$=(Cv+Cc+Ccx)\times Vdd\times f$$

$$=(Cv+Ccx)\times Vdd\times f \cdots (13)$$

[0080]

このように、実施の形態4は、測定容量形成部91A及び91Bで異なるレイアウト構造を有する第1及び第2の回路をCBCM用回路として採用することにより、成分分離したコンタクトーゲート間容量の測定が可能となる。

[0081]

<実施の形態5>

図14は実施の形態5のCBCM用回路の第1の回路の回路構成を示す回路図である。同図に示すように、ノードN1, N2間にコンタクトーコンタクト間容量測定用の測定容量形成部92Aが形成される。また、NMOSトランジスタMN4は測定容量形成部92A内に形成されるため、図示していない。他の構成は図1で示した実施の形態1の回路構成と同様である。

[0082]

図15は実施の形態5の測定容量形成部92Aの構造を示す平面図である。図16は図15のY1-Y1′断面構造を示す断面図である。

[0083]

これらの図に示すように、 P ウェル領域 2 1 の表面内に選択的に N ⁺拡散領域

25,26及び27を形成し、 N^+ 拡散領域25,26間のPウェル領域21の上方にゲート電極39を設ける。したがって、 N^+ 拡散領域25,26及びゲート電極39によって測定用NMOSトランジスタQ3が形成される。

[0084]

配線層として機能するノードN1及びN2はゲート電極39より高く、互いに同程度の高さに形成され、コンタクトホール66a及び66b(第1及び第2のコンタクトホール)を介してそれぞれN⁺拡散領域25及び26に電気的に接続される。

[0085]

また、 N^+ 拡散領域 2 6, 2 7間の P ウェル領域 2 1 の上方にはゲート電極 3 8 が形成され、 N^+ 拡散領域 2 6, 2 7 及びゲート電極 3 8 によって N M O S トランジスタ M N 4 が構成される。ゲート電極 3 8 には N M O S ゲート電位 G N が 印加され、 N^+ 拡散領域 2 7 及びゲート電極 3 9 に電位 G N D が 与えられる。

[0086]

ここで、実際に測定したいのは、ノードN1及びN2それぞれのコンタクトホール66a,66b間に形成されるカップリング容量Cccである。この際、 N^+ 拡散領域25,26間のPウェル領域21には接合容量Cddが形成される。

[0087]

図17は実施の形態5のCBCM用回路の第2の回路における測定容量形成部92の構造を示す平面図である。図18は図17のY2-Y2′断面構造を示す断面図である。なお、回路構成自体は、測定容量形成部92Aが測定容量形成部92Bに置き換わった点を除き、第1の回路と同様である。

[0088]

図17に示すように、測定用NMOSトランジスタQ3と等価な測定用NMOSトランジスタQ4において、ノードN1側のコンタクトホール66aの形成位置と、ノードN2側のコンタクトホール66bの形成位置とを、互いに1本のコンタクトホール66a,66bも対向しないように配置することにより、コンタクトーコンタクト間容量がゼロにしている。なお、他の構成は測定容量形成部92Aと同様であるため、説明を省略する。

[0089]

以下、実施の形態5のCBCM用回路における第1及び第2の回路を用いたカップリング容量Cccの測定方法を説明する。

[0090]

第 1 及び第 2 の回路でそれぞれ電流 I m [A] 及び電流 I m [B] を測定し、以下の(14)式及び(15)式を導出する。なお、容量C xxはノードN 2 に付随するその他の容量(図 1 5 \sim 図 1 7 では図示せず)を示している。

[0091]

【数14】

$$[m[A] = (Ccc+Cdd+Cxx)\times Vdd\times f \cdots (14)$$

[0092]

【数15】

$$Im[B] = (Cdd+Cxx)\times Vdd\times f \cdots (15)$$

[0093]

その結果、カップリング容量 Cccが以下の(16)式によって導かれる。

[0094]

【数16】

$$Ccc = (Im[A] - Im[B]) / (Vdd \times f) \cdots (16)$$

[0095]

そして、第1及び第2の回路でそれぞれ電流 I t [A]及び電流 I t [B]を測定し、以下の(17)式及び(18)式を導出する。容量CyyはノードN 2 に付随するその他の容量(図15~図17では図示せず)を示している。

[0096]

【数17】

$$[t[A]=Ctst[A]\times Vdd\times f$$

$$=(Cyy+Ccc+Cdd)\times Vdd\times f \cdots (17)$$

[0097]

【数18】

$$[m[B] = Ctst[B] \times Vdd \times f$$
$$= (Cyy + Cdd) \times Vdd \times f \cdots (18)$$

[0098]

その結果、(16)式~(18)式によってカップリング容量Cccを以下の(19)式のように導出することができる。

[0099]

【数19】

$$Ccc = (It[A] - It[B]) / (Vdd \times f) \cdots (19)$$

[0100]

このように、実施の形態5は、測定容量形成部92A及び92Bで異なるレイアウト構造を有する第1及び第2の回路をCBCM用回路として採用することにより、成分分離したコンタクトーコンタクト間容量の測定が可能となる。

[0101]

(他の態様)

図19は実施の形態5の測定容量形成部92Bの他の態様を示す平面図である。図18は図19のY3-Y3′断面構造に相当する。

[0102]

図19に示すように、ノードN1側にのみコンタクトホール66aを形成し、 ノードN2側にはコンタクトホール66bを全く形成しないことにより、コンタクトーコンタクト間容量がゼロとなる。なお、他の構成は、図18,図17で示した構造と同様であるため、説明を省略する。

[0103]

図19で示した構造を第2の構造として、上述した(14)式~(19)式を適用したカップリング容量Cccの測定方法を適用して同様な効果を得ることができる。

[0104]

<実施の形態6>

図20はこの発明の実施の形態6であるCBCM用回路の構成を示す回路図である。PMOSトランジスタMP2及びNMOSトランジスタMN2が直列に接続される。そして、PMOSトランジスタMP2のソースに電源電圧Vddが付与され、NMOSトランジスタMN2のソースが接地される。また、PMOSトランジスタMP2のゲートにはパッド53が、NMOSトランジスタMN2のゲートにはパッド56が接続される。

[0105]

さらに、PMOSトランジスタMP2, NMOSトランジスタMN2のドレイン間の端子P1はノードN1(配線層として機能)に接続される。ノードN1及びノードN21~N25(配線層として機能)は測定容量形成部2内に予め設定された配置でそれぞれ設けられる。そして、ノードN1とノードN21~N25それぞれとの間にカップリング容量Cc1~Cc5が形成される。ノードN21~N25は端子P21~P25間に測定容量形成部2が形成されることになる。

[0106]

端子P21~P25はそれぞれNMOSトランジスタMN31~MN35を介して端子P31~P35に接続される共に、NMOSトランジスタMN41~MN45を介して端子P41~45に接続される。

[0107]

NMOSトランジスタMN31 \sim MN35のゲートにはイネーブル電圧EN1 \sim EN5が付与され、NMOSトランジスタMN41 \sim MN45のゲートにはパッド56が接続される。

[0108]

端子P31~P35は共通の出力線OL1に接続され、出力線OL1はパッド70に接続される。パッド70~接地レベル間に電流計71が介挿され、パッド70から接地レベルにかけて流れる電流を測定することができる。端子P41~45はソースは共通に出力線OL2に接続され、出力線OL2は接地される。

[0109]

また、デコーダ1は3ビットの選択信号ST及び1ビットのイネーブル電圧E

Nを受け、イネーブル電圧ENを選択信号STに基づき選択されたイネーブル電圧EN1~EN5のうちのいずれかとして出力する。すなわち、デコーダ1は、選択信号STに基づき、入力されるイネーブル電圧ENをイネーブル電圧EN1~EN5のいずれかとして出力することにより端子P21~P25のいずれかを選択し、選択した端子より誘起される電流を出力線OL1に伝達する選択部として機能する。

[0110]

図21は測定容量形成部2の一例を示す断面図である。同図に示すように、上部配線層としてノードN21及びノードN22を形成し、中間配線層としてノードN1及びノードN23を形成し、下部配線層としてノードN25及びノードN24を形成している。なお、これらのノードN1、ノードN21~N25は互いに絶縁層67によって絶縁分離されている。

[0111]

したがって、ノードN1の上方にノードN21、下方にノードN25、横方向にノードN23、斜め上方向にノードN22、斜めした方向にノードN24が配置されることになる。

[0112]

図22は実施の形態6のCBCM用回路の動作を示すタイミング図である。同図に示すように、PMOSゲート電位GP及びNMOSゲート電位GNがPMOSトランジスタMP2及びNMOSトランジスタMN2のオン期間が重複することなく交互にオンするように与えられ、PMOSトランジスタMP2がオン状態になる(PMOSゲート電位GPが"L"に立ち下がる)前に、イネーブル電圧EN1~EN5のうちの選択イネーブル電圧ENi(i=1~5のいずれか)が"H"に立ち上げられる。

[0113]

したがって、PMOSゲート電位GPが"L"の期間に、電流計62によって 検出される電流Itが検出され、電流計71によってNMOSトランジスタMN 3i及びパッド70を介して得られる電流Imを検出することができる。

[0114]

なお、非選択のイネーブル電圧ENj($j=1\sim5$ (iを除く))は"L"に固定されており、NMOSトランジスタMN4jは常時オフ状態となる。

[0115]

その結果、実施の形態6のCBCM用回路を用いて得られる電流Im及び電流Itに基づき、ノードN1とノードN2iとの間のカップリング容量Cci等を算出することができる。

[0116]

図23は実施の形態6のCBCM用回路を用いた配線特性の解析方法を示すフローチャートである。

[0117]

同図を参照して、ステップS1でノードN1,ノードN21~N25の配線形状(異なる配線間における配線間距離を含む)、ノードN1,ノードN21間等の上下の配線層間の絶縁層67の膜厚及び絶縁層67の(比)誘電率を含む配線特性を設定する。なお、図21では、絶縁層67を一括りにして示しているが、通常は配線層間で異なる絶縁層が設けられる多層構造となっており、絶縁層67の形成高さによって誘電率も異なる。

[0118]

ステップS2で、ステップS1で設定した配線特性の内容で所定のシミュレーションを実行することにより、ノードN1とノードN21~N25との間のカップリング容量Cc1~Cc5を非実測で求める。

[0119]

一方、ステップS3では、図21で示した多層配線構造を測定容量形成部2とした実施の形態6のCBCM用回路を用いて、前述したようにカップリング容量 Cc1~Cc5を実測で求める。

[0120]

そして、ステップS4において、ステップS2で得たカップリング容量Cc1 ~Cc5のシミュレーション値と、ステップS3で得たカップリング容量Cc1~Cc5の実測値とを比較する。

[0121]

ステップS4の比較結果が、一致していれば、ステップS1の設定値が正しい と判断し処理を終了し、不一致であればステップS5に移行する。

[0122]

ステップS5において、上下の配線層間の絶縁層67の膜厚及び誘電率等の配線特性を変更し、ステップS1で再設定する。

[0123]

以降、ステップS4で一致が検出されるまで、ステップS1, S2、S4, S 5を繰り返す。なお、ステップS3は一回の実測で良い。

[0124]

したがって、ステップS4で一致が検出されると、絶縁層67の膜厚及び誘電率の推定値を正確に得ることができる。その結果、精度の高い配線特性の解析を 行うことができる。

[0125]

このように、実施の形態6のCBCM用回路では、出力線OL1によりNMOSトランジスタMN31~MN35のソースを共通に接続することにより、NMOSトランジスタMN31~MN35を介して流れる電流Imの測定用のパッドはパッド70一つで済ますことができため、パッド数を削減することができる。

[0126]

また、デコーダ1は、3ビット選択信号ST及び1ビットのイネーブル電圧ENに基づき、5ビットのイネーブル電圧EN1~EN5を出力するため、5ビットのイネーブル電圧EN1~EN5を直接入力する場合に比べて、1ビット分入力分を削減することができ、入力ビット用のパッド数を1つ削減することができる。

[0127]

また、実際に入力するイネーブル電圧ENは1種類で済ますことができるため、イネーブル電圧EN1~IN5を直接入力する場合に比べて、イネーブル電圧用の信号数を4つ削減することができる。

[0128]

なお、ステップS2で、シミュレーションを実行する代わりに応答曲面関数(

"Response Surface Function")を用いても良い。応答曲面関数とは、絶縁膜の膜厚、誘電率、配線間の距離等の配線特性を実験計画表にしたがって変化させたときの配線容量値を専用のシミュレーションで予め計算しておき、上記配線特性を引数としてシミュレーション結果を出力する関数を意味する。

[0129]

<実施の形態7>

図24はこの発明の実施の形態7であるデコーダの他の構成を示す回路図である。同図に示すように、デコーダ5は、4列直列に接続されたD-FF(D型フリップフロップ)72~75及びANDゲート81~85から構成される。

[0130]

D-FF72~75はクロック入力部CLKに共通にクロック信号C1kを受け、D-FF72は1ビットの選択信号Se1を入力部Dに受ける。選択信号Se1はANDゲート81の一方入力となり、D-FF72~75の出力部Oより得られる信号がANDゲート82~85の一方入力となる。そして、ANDゲート81~85の共通の他方入力としてイネーブル電圧ENが与えられる。

[0131]

これらANDゲート81~85の出力信号がイネーブル電圧EN1~EN5となる。

[0132]

このような構成において、選択信号Sel及びクロック信号Clkによって、 $D-FF72\sim75$ のいずれかに"H"をラッチさせた後に選択信号Selを"L"にするか、 $D-FF72\sim75$ に全て"L"をラッチさせた後に選択信号Selelを"H"するかの信号処理を行う。

[0133]

すると、イネーブル電圧ENが、イネーブル電圧EN1〜EN5のいずれかと して出力されることにより、図20で示したデコーダ1と等価な機能を発揮する ことができる。

[0134]

実施の形態 7 のデコーダ 5 は、入力信号のビット数が 3 ビットで済ますことが

できるため、実施の形態6のデコーダ1よりも入力用パッド数を1つ削減することができる。

[0135]

<実施の形態8>

図25はこの発明の実施の形態8の回路構成を模式的に示す説明図である。同図に示すように、PMOSトランジスタMP2及びNMOSトランジスタMN2が直列に接続される。そして、PMOSトランジスタMP2のソースに電源電圧Vddが付与され、NMOSトランジスタMN2のソースが接地される。また、PMOSトランジスタMP2のゲートにはPMOSゲート電位GP、NMOSトランジスタMN2のゲートにはNMOSゲート電位GNが与えられる。

[0136]

PMOSトランジスタMP2, NMOSトランジスタMN2間の端子P1は測定容量形成部3の測定対象ノードNA(容量の一方電極として機能)に接続される。測定容量形成部3の測定対象ノードNB(容量の他方電極として機能)は端子P2及びトランスファゲート46を介して測定対象ノードNAに接続されるとともに、端子P2及びトランスファゲート47を介して接地レベルに接続される。このように、端子P1, P2間に測定容量形成部3が設けられる。

[0137]

また、端子P1への供給電流を測定すべくPMOSトランジスタMP2と電源 Vddとの間に電流計62を設けている。

[0138]

トランスファゲート46のNMOSゲート及びトランスファゲート47のPMOSゲートには選択信号SELが付与され、トランスファゲート46のPMOSゲート及びトランスファゲート47のNMOSゲートには選択信号SELがインバータ48を介して得られる信号が付与される。これらトランスファゲート46、47及びインバータ48は、選択信号SEL信号に基づき端子P2(ノードN2)の状態を切り換える端子切り換え部として機能する。

[0139]

測定容量形成部3は測定対象ノードNA,NBに加え、ダミーノードDL及び

ダミーノードDR(ダミーの電極として機能)をさらに有し、ダミーノードDL 及びDRはそれぞれ接地される。

[0140]

測定容量形成部3(図25では平面構造を示している。)内の測定対象ノードNA、測定対象ノードNBは共に櫛形構造を呈しており、双方のn本の櫛の歯部分が交互に所定間隔を隔てて対向するように配置される。そして、測定対象ノードNAの櫛の柄の部分に測定対象ノードNA及びNBと同様な櫛形構造のダミーノードDLが設けられ、ダミーノードDLは右端の櫛の歯は、測定対象ノードNAの左端の櫛の歯から上記所定間隔隔でて配置され、ダミーノードDRの左端の櫛の歯は測定対象ノードNBの右端の櫛の歯から上記所定間隔隔でて配置される

[0141]

図26及び図27はそれぞれ図25のB1-B1′断面の断面構造を示す断面図である。図26は選択信号SELが"O"("L")で測定対象ノードNBがオン状態のトランスファゲート47を介して接地される場合を示しており、図27は選択信号SELが"1"("H")で測定対象ノードNA,NB間が短絡される場合を示している。

[0142]

図26に示すように、選択信号SEL= "0"の場合(第1の状態)、測定対象ノードNA及びNBそれぞれ櫛の歯間に(2n-1)個(図26の例ではn=5)のカップリング容量Ccが形成され、ダミーノードDLの右端の櫛の歯と測定対象ノードNAの左端の櫛の歯と間に1個のカップリング容量Ccが形成されることにより、総計、2n個のカップリング容量Ccが形成される。

[0143]

そして、測定対象ノードNAと下層の下層配線層16との間にn個の配線容量 Cvが形成される。また、後述する微小容量αも形成される。したがって、総容 量Ctotalとして次の(20)式を得ることができる。

[0144]

【数20】

Ctotal= $2n\times Cc+n\times Cv+\alpha$...(20)

[0145]

図27に示すように、選択信号SEL="1"の場合(第2の状態)、測定対象ノードNA,測定対象ノードNBが短絡されるため、ダミーノードDLの右端の櫛の歯と測定対象ノードNAの左端の櫛の歯間に1個のカップリング容量Ccが形成され、ダミーノードDRの左端の櫛の歯と測定対象ノードNBの右端の櫛の歯間に1個のカップリング容量Ccが形成されるだけであり、総計2個のカップリング容量Ccが形成される。

[0146]

そして、測定対象ノードNA及びNBと下層の下層配線層 16との間に 2n 個の配線容量 C vが形成される。また、微小容量 β も形成される。したがって、総容量 C total として次の (21) 式を得ることができる。なお、微小容量 α , β はトランスファゲート 46 , 47 及びインバー β 4 8 を構成する各トランジスタのゲート、ゲート間の結線、及び櫛の歯以外の部分に寄生する容量等を意味する。

[0147]

【数21】

Ctotal= $2\times$ Cc+ $2n\times$ Cv+ β ...(21)

[0148]

その結果、電流計62によってPMOSトランジスタMP2のドレインから供給される端子P1への供給電流を測定し、上述した(20), (21)式を解法することにより、カップリング容量Cc及び配線容量Cvを個別に求めることができる。

[0149]

この際、ダミーノードDL、ダミーノードDRを設けることにより、選択信号 SEL= "1"の場合でも、カップリング容量Ccが形成されるようにすること により、カップリング容量Ccと配線容量Cvとの分離精度の向上を図ることができる。さらに、ダミーノードDL、DRの形成によって、測定対象ノードNA、

NBとの櫛の歯の部分とのパターン粗密差がなくなるため、測定対象ノードNA 及びNBの櫛の歯部分を精度良く形成することができる。

[0150]

図28は実施の形態8のCBCM用回路を用いた配線特性の解析方法を示すフローチャートである。

[0151]

同図を参照して、ステップS11で測定対象ノードNA, NBの配線形状(NA, NB間で隣接する櫛の歯部の間の距離を含む)、測定対象ノードNA(NB)、下層配線層16との間の絶縁層の膜厚及び絶縁層の誘電率を含む配線特性を設定する。

[0152]

ステップS12において、ステップS11で設定した配線特性の内容で所定の シミュレーションを実行してカップリング容量Cc及び配線容量Cvを非実測で求 める。

[0153]

一方、ステップS13では、測定容量形成部3を有する実施の形態7のCBC M用回路を用いて、前述したようにカップリング容量Cc及び配線容量Cvを実測で求める。

[0154]

そして、ステップS14において、ステップS12で得たカップリング容量Cc及び配線容量Cvのシミュレーション値と、ステップS13で得たカップリング容量Cc及び配線容量Cvの実測値とを比較する。

[0155]

ステップS14の比較結果が、一致していれば、ステップS11の設定値が正 しいと判断し処理を終了し、不一致であればステップS15に移行する。

[0156]

ステップS15において、上述した絶縁層の膜厚及び誘電率を含む配線特性を 変更し、ステップS11で再設定する。

[0157]

以降、ステップS14で一致が検出されるまで、ステップS11, S12、S 14, S51を繰り返す。なお、ステップS13は一回の実測で良い。

[0158]

したがって、ステップS14で一致が検出されると、絶縁層の膜厚及び誘電率を含む配線特性の推定値を正確に得ることができる。その結果、精度の良い配線特性の解析が行える。

[0159]

なお、実施の形態6と同様、ステップS12で、シミュレーションを実行する 代わりに応答曲面関数を用いても良い。

[0160]

<実施の形態9>

図29はこの発明の実施の形態9のCBCM用回路におけるCBCM用補助回路の回路構成を模式的に示す説明図である。実施の形態9のCBCM用回路は図29で示すCBCM用補助回路と図25~図27で示した実施の形態8のCBCM用回路とから構成される。

[0161]

同図に示すように、実施の形態9のCBCM用補助回路は、実施の形態8のCBCM用回路と比べた場合、測定容量形成部3が補助測定容量形成部4に置き換わった点が異なる。

[0162]

補助測定容量形成部4(図29では平面構造を示している。)内の容量の一方電極,他方電極として機能する測定対象ノードNA,測定対象ノードNBは共に櫛形構造を呈しており、双方のn本の櫛の歯部分が交互に所定間隔を隔てて対向するように配置される。ただし、補助測定容量形成部4の測定対象ノードNA,NVの櫛の歯の長さ(カップリング容量に関与しないフリンジ部50(櫛の歯の付け根近傍領域)を除く)は、実施の形態8の測定容量形成部3の櫛の歯の長さLのm倍の(m×L)に設定されている。他の構成は、図25で示した実施の形態8と同様である。

[0163]

図30及び図31はそれぞれ図29のB2-B2断面の断面構造を示す断面図である。図30は選択信号SELが"0"の場合、図31は選択信号SELが" 1"の場合を示している。

[0164]

図30に示すように、選択信号SEL="0"の場合、実施の形態8と同様、総計、2n(図30ではn=5)個のカップリング容量Ccmが形成される。ただし、カップリング容量 $Ccm=m\times Cc$ となる。

[0165]

[0166]

【数22】

 $Cref=m\times(2n\times Cc+n\times Cv)+\alpha$...(22)

[0167]

図31に示すように、選択信号SEL="1"の場合、実施の形態8と同様にして、総計2個のカップリング容量Ccmが形成される。

[0168]

そして、測定対象ノードNA及びNBと下層の下層配線層16との間に、実施の形態8と同様にして2n個の配線容量Cvmが形成される。また、微小容量 β も形成される。したがって、参照容量Crefとして次の(23)式を得ることができる。

[0169]

【数23】

 $Cref=m\times(2Cc+2n\times Cv)+\beta \cdots (23)$

[0170]

したがって、実施の形態 8 の C B C M 用回路及び実施の形態 9 の補助 C B C M 用回路それぞれの選択信号 S E L = "0", "1"の総計 4 つのケースにおいて、 P M O S トランジスタ M P 2 のドレインから供給電流の電流値を電流計 6 2 で 測定し、上述した (20) \sim (23) 式を解法することにより、微小容量 α , β を除去した、実施の形態 8 より正確なカップリング容量 C c 及び配線容量 C v を 個別に求めることができる。

[0171]

<実施の形態10>

図32はこの発明の実施の形態10のCBCM用回路のTEST回路(第1の回路)の回路構成を模式的に示す説明図である。

[0172]

同図に示すように、実施の形態10のTEST回路は、実施の形態8のCBC M用回路と比べた場合、測定容量形成部3が測定容量形成部6に置き換わった点が異なる。

[0173]

測定容量形成部6(図32では平面構造を示している。)内において、容量の一方電極、他方電極として機能する測定対象ノードNA、測定対象ノードNBは共に櫛形構造を呈している。そして、双方の5本の櫛の歯部分が交互に所定間隔を隔てて対向するように配置される。また、測定対象ノードNA及びNBそれぞれの櫛の柄の部分に測定対象ノードNA及びNBと同様な櫛形構造のダミーノードDL及びDR(ダミー電極として機能)が設けられ、ダミーノードDLは右端の櫛の歯は、測定対象ノードNAの左端の櫛の歯から上記所定間隔隔てて配置され、ダミーノードDRの左端の櫛の歯は測定対象ノードNBの右端の櫛の歯から上記所定間隔隔てて配置され、ダミーノードDRの左端の櫛の歯は測定対象ノードNBの右端の櫛の歯から上記所定間隔隔てて配置される。なお、他の構成は図25で示した実施の形態8の測定容量形成部3と同様である。

[0174]

図33及び図34はそれぞれ図32のC-C断面の断面構造を示す断面図である。図33は選択信号SELが"O"の場合(第1の状態)、図34は選択信号SELが"1"の場合(第2の状態)を示している。

[0175]

これらの図に示すように、測定対象ノードNA及びNBの下層配線層としてシリコン基板10が設けられ、測定対象ノードNA及びNBの下方に位置するシリコン基板10の表面内に活性領域として拡散領域13を形成し、それ以外のシリコン基板10の表面内にはSTI領域12が形成され、拡散領域13,13間がSTI領域12によって絶縁分離される。なお、各拡散領域13の形成幅、拡散領域13,13間のSTI領域12の距離は同一に設定される。さらに、各拡散領域13の形成面積と周囲長は同一に設定される。また、拡散領域13としては例えば、n型の拡散領域等が考えられる。

[0176]

また、測定対象ノードNA及びNBの櫛の歯部分とその直下にある拡散領域13間にコンタクトホール(コンタクトプラグ)66が形成され、ダミーノードDL及びDRとその直下にあるSTI領域12間にコンタクトホール66が形成される。なお、図32に示すように、コンタクトホール66は、測定対象ノードNA、NB及びダミーノードDL、DRの各櫛の歯部分にそれぞれ2本ずつ形成される。

[0177]

また、ダミーノードDL, DRも測定対象ノードNA, NBと同様な櫛形構造にすることにより、測定対象ノードNA, NBとの櫛の歯の部分とのパターン粗密差がなくし、測定対象ノードNA及びNBの櫛の歯部分を精度良く形成することができるため、加工精度の向上を図ることができる。

[0178]

図35はこの発明の実施の形態10のREF回路(第2の回路)の回路構成を模式的に示す説明図である。このREF回路は図32~図34で示したTEST回路に追加される形で設けられる。すなわち、実施の形態10のCBCM用回路はTEST回路及びREF回路から構成される。

[0179]

同図に示すように、このREF回路は、図32~図34で示したTEST回路 と比べた場合、測定容量形成部6が測定容量形成部7に置き換わった点が異なる [0180]

図36及び図37はそれぞれ図35のD-D断面の断面構造を示す断面図である。図36は選択信号SELが"O"の場合、図37は選択信号SELが"1"の場合を示している。

[0181]

これらの図に示すように、測定対象ノードNA及びNBの下層配線層としてシリコン基板10が設けられ、シリコン基板10の表面内は拡散領域13が形成されることなく全表面内にSTI領域12が形成される。測定容量形成部7の他の構造は測定容量形成部6と同様である。

[0182]

以下、実施の形態10のCBCM用回路(TEST回路及びREF回路)を用いた容量値の測定方法を説明する。まず、TEST回路を用いた測定を行う。

[0183]

図33に示すように、選択信号SEL= "0"の場合、測定対象ノードNA及びNBにおける隣接する櫛の歯間及びこれらコンタクトホール66,66間に9個のカップリング容量Ccが形成され、ダミーノードDLの右端の櫛の歯と測定対象ノードNAの左端の櫛の歯と間及びこれらコンタクトホール66,66間に1個のカップリング容量Ccが形成されることにより、総計、10個のカップリング容量Ccが形成される。

[0184]

そして、測定対象ノードNAと下方の拡散領域13(第1の活性領域)に5個の接合容量Cjが形成され、接合容量Cjとは拡散領域13とシリコン基板10との間に形成されるPN接合の容量を意味する。10個の拡散領域13,13間のSTI領域12に総計、9個のカップリング容量Cstiが形成される。したがって、測定対象ノードNAから書き込まれた電荷により測定される第1テスト容量CT1は、次の(24)式で得ることができる。なお、微小容量αはトランスファゲート46,47及びインバータ48を構成する各トランジスタのゲート、ゲート間の結線、及び測定対象ノードNAの引き回し(櫛の歯以外の部分)等により

生じる寄生容量である。

[0185]

【数24】

CT1=10Cc+9Csti+5Cj+ α ···(24)

[0186]

図34に示すように、選択信号SEL="1"の場合、測定対象ノードNA, 測定対象ノードNBが短絡されるため、ダミーノードDLの右端の櫛の歯と測定 対象ノードNAの左端の櫛の歯間及びこれらコンタクトホール66,66間に1 個のカップリング容量Ccが形成され、ダミーノードDRの左端の櫛の歯と測定 対象ノードNBの右端の櫛の歯間及びこれらコンタクトホール66,66間に1 個のカップリング容量Ccが形成されるだけであり、総計2個のカップリング容量Ccが形成される。

[0187]

そして、測定対象ノードNAの下方の拡散領域13 (第1の活性領域)に5個、測定対象ノードNBの下方の拡散領域13 (第2の活性領域)に5個の総計10個の接合容量Cjが形成される。なお、測定対象ノードNA,NB間が短絡され、全ての拡散領域13が同電位に設定されるため拡散領域13,13間のカップリング容量Cstiは生じない。

[0188]

したがって、測定対象ノードNAから書き込まれた電荷により測定される第2 テスト容量CT2は、次の(25)式で得ることができる。なお、微小容量 β は微小容量 α と同様な性質の寄生容量であるが、測定対象ノードNA,NBとが短絡されるため、微小容量 α とは異なる値をとる。

[0189]

【数25】

 $CT2=2Cc+10Cj+\beta$...(25)

[0190]

次に、REF回路を用いた測定を行う。

[0191]

図36に示すように、選択信号SEL="0"の場合、TEST回路の場合と同様、総計、10個のカップリング容量Ccが形成される。

[0192]

しかし、REF回路には拡散領域13が形成されないため接合容量Cj及びカップリング容量Cstiは形成されない。したがって、測定対象ノードNAから書き込まれた電荷により測定される第1参照容量CR1は、次の(26)式で得ることができる。

[0193]

【数26】

$$CR1=10Cc+\alpha \cdots (26)$$

[0194]

図37に示すように、選択信号SEL="1"の場合、測定対象ノードNA、測定対象ノードNB間が短絡されるため、TEST回路の場合と同様、総計2個のカップリング容量Ccが形成される。加えて、REF回路には拡散領域13が形成されないため接合容量Cj及びカップリング容量Cstiは形成されない。

[0195]

したがって、測定対象ノードNAから書き込まれた電荷により測定される第2 参照容量CR2は、次の(27)式で得ることができる。

[0196]

【数27】

$$CR2=2Cc+\beta \cdots (27)$$

[0197]

したがって、実施の形態 100 CB CM 用回路は、TEST回路及びREF回路それぞれにおいて、選択信号SEL="0","1"の状態で、電流計 62 によって端子 P1 への供給電流を計 4 回測定することにより、上述した(21)~(27)

式を得ることができる。すなわち、TEST回路及びREF回路並びに選択信号SELの状態で分類される4つの供給電流を測定することにより、上述した(21)~(27)式を得ることができる。

[0198]

そして、(21)式から(26)式を引くと、以下の(28)式を得ることができる。

[0199]

【数28】

[0200]

また、(25)式から(27)式を引くと、以下の(29)式を得ることができる。

[0201]

【数29】

[0202]

(28) 式及び(29) 式からカップリング容量Cstiを以下の(30) 式で求める。

[0203]

【数30】

Cst
$$i = \frac{1}{9}$$
 (CT1-CR1) $-\frac{1}{18}$ (CT2-CR2) ...(30)

[0204]

このように、従来のCBCM用回路では測定が困難であった、拡散領域13, 13間のカップリング容量Cstiを精度よく得ることができる。

[0205]

なお、本実施の形態では、測定対象ノードNA及びNBの櫛の歯数を5本に、 櫛の歯1個当たりのコンタクトホール66の形成数を2本に、拡散領域13の数 を10個にした例を示したが、これらの数は説明の便宜上、仮に設けた数であり 、これらの数に特別に意味はない。 [0206]

また、上述した実施の形態10及び以降で述べる実施の形態11~実施の形態 16は、いずれも2つの回路(TEST回路及びREF回路)によってCBCM 用回路が構成される。また、実施の形態10及び以降で述べる実施の形態11~ 実施の形態14において、測定対象ノードNA,NBはカップリング容量Ccの 一方電極,他方電極として機能し、ダミーノードDL,DRは当該容量の一方電 極,他方電極のダミー電極として機能するものとする。

[0207]

<実施の形態11>

図38及び図39はこの発明の実施の形態11であるCBCM用回路のTES T回路の断面構造を示す断面図である。なお、平面構造は図32で示した構造と 同様である。したがって、図38及び図39はそれぞれ図32のC-C断面を示 しており、図38は選択信号SELが"0"の場合、図39は選択信号SELが "1"の場合を示している。

[0208]

これらの図に示すように、測定対象ノードNA,NBの形成領域下外であるダミーノードDL及びダミーノードDRの下方に位置するシリコン基板10の表面内にも拡散領域13(ダミー活性領域)を形成した。これに伴い、ダミーノードDL及びDR,拡散領域13間にコンタクトホール66が形成されることになる。なお、ダミーノードDL,DR下の拡散領域13を含む全ての拡散領域13の形成幅、拡散領域13,13間のSTI領域12の距離は同一に設定される。さらに、各拡散領域13の形成面積と周囲長は同一に設定される。

[0209]

そして、測定対象ノードNA及びNBの下方の拡散領域13を含み、全ての拡 散領域13はSTI領域12によって分離される。他の構成は図33及び図34 で示した実施の形態10のTEST回路と同様である。

[0210]

このように、ダミーノードDL, DRの下方のシリコン基板10の表面にも拡 散領域13を形成することにより、拡散領域13のパターン粗密差をなくすこと により、測定対象ノードNA及びNB下に形成される拡散領域13の加工精度の向上を図ることができる。

[0211]

図40及び図41はこの発明の実施の形態11であるCBCM用回路のREF 回路の断面構造を示す断面図である。なお、平面構造は図35で示した構造と同 様である。したがって、図40及び図41はそれぞれ図35のD-D断面を示し ており、図40は選択信号SELが"0"の場合、図41は選択信号SELが" 1"の場合を示している。

[0212]

これらの図に示すように、測定対象ノードNA及びNBの下層配線層としてシリコン基板10が設けられ、シリコン基板10の表面内は拡散領域13が形成されることなく全表面内にSTI領域12が形成される。測定容量形成部7の他の構造は測定容量形成部6と同様である。

[0213]

以下、実施の形態11のCBCM用回路を用いた容量値の測定方法を説明する。まず、TEST回路を用いた測定を行う。

[0214]

図38に示すように、選択信号SEL= "0"の場合、実施の形態10のTE ST回路と同様、総計、10個のカップリング容量Ccが形成される。

[0215]

そして、測定対象ノードNAと下方の拡散領域13に5個の接合容量Cjが形成され、10個の拡散領域13,13間のSTI領域12及び測定対象ノードNAの下方の左端の拡散領域13とダミーノードDLの下方の右端の拡散領域13との間に総計、10個のカップリング容量Cstiが形成される。したがって、第1テスト容量CT1は、次の(31)式で得ることができる。

[0216]

【数31】

 $CT1=10Cc+10Csti+5Cj+\alpha \cdots (31)$

[0217]

図39に示すように、選択信号SEL="1"の場合、実施の形態10のTE ST回路と同様、総計2個のカップリング容量Ccが形成され、測定対象ノード NA及びNBの下方の拡散領域13に10個の接合容量Cjが形成される。した がって、第2テスト容量CT2は、次の(32)式で得ることができる。

[0218]

【数32】

$$CT2=2Cc+10Ci+\beta \cdots (32)$$

[0219]

次に、REF回路を用いた測定を行う。

[0220]

図40に示すように、選択信号SEL= "0"の場合、実施の形態10のRE F回路と同様、総計、10個のカップリング容量Ccのみが形成される。したがって、第1参照容量CR1は、次の(33)式で得ることができる。

[0221]

【数33】

$$CR1 = 10Cc + \alpha \cdots (33)$$

[0222]

図41に示すように、選択信号SEL="1"の場合、実施の形態10のRE F回路と同様、総計2個のカップリング容量Ccのみが形成される。したがって、第2参照容量CR2は、次の(34)式で得ることができる。

[0223]

【数34】

$$CR2=2Cc+\beta \cdots (34)$$

[0224]

そして、実施の形態 1 0 と同様にして、(31) \sim (34) 式を解法することにより、

拡散領域13,13間のカップリング容量Cstiを精度よく得ることができる。

[0225]

<実施の形態12>

図42及び図43はこの発明の実施の形態12であるCBCM用回路のTEST回路の断面構造を示す断面図である。なお、平面構造は図32で示した構造と同様である。したがって、図42及び図43はそれぞれ図32のC-C断面を示しており、図42は選択信号SELが"0"の場合、図43は選択信号SELが"1"の場合を示している。

[0226]

これらの図に示すように、実施の形態11のTEST回路に比べ、シリコン基板10ではなくSOI基板11を用いた点が異なっている。SOI基板11はシリコン基板17、埋込絶縁層18及びSOI層19の積層構造により形成される。したがって、SOI層19の表面内に、実施の形態11のTEST回路と同様に、拡散領域13及びSTI領域14が形成される。他の構造は図38及び図39で示した実施の形態11のTEST回路と同様である。

[0227]

図44及び図45はこの発明の実施の形態12であるCBCM用回路のREF 回路の断面構造を示す断面図である。なお、平面構造は図35で示した構造と同 様である。したがって、図44及び図45はそれぞれ図35のD-D断面を示し ており、図44は選択信号SELが"0"の場合、図45は選択信号SELが" 1"の場合を示している。

[0228]

これらの図に示すように、シリコン基板10がSOI基板11に置き換わった 点を除いて、実施の形態11のREF回路と同様の構造を呈している。

[0229]

以下、実施の形態12のCBCM用回路を用いた容量値の測定方法を説明する。まず、TEST回路を用いた測定を行う。

[0230]

図42に示すように、選択信号SEL="0"の場合、実施の形態11のTE

ST回路と同様、10個のカップリング容量Cc、5個の接合容量Cj、10個のカップリング容量Cstiが形成される。したがって、第1テスト容量CT1は、次の(35)式で得ることができる。なお、実施の形態12の接合容量Cjは拡散領域13とSOI層19との界面で形成されるPN接合の容量を意味する。

[0231]

【数35】

$$CT1=10Cc+10Csti+5Cj+\alpha$$
 ...(35)

[0232]

図43に示すように、選択信号SEL="1"の場合、実施の形態11のTE ST回路と同様、2個のカップリング容量Cc、10個の接合容量Cjが形成される。したがって、第2テスト容量CT2は、次の(36)式で得ることができる。

[0233]

【数36】

$$CT2=2Cc+10Cj+\beta \cdots (36)$$

[0234]

次に、REF回路を用いた測定を行う。

[0235]

図44に示すように、選択信号SEL= "0"の場合、実施の形態10のRE F回路と同様、10個のカップリング容量Ccのみが形成される。したがって、 第1参照容量CR1は、次の(37)式で得ることができる。

[0236]

【数37】

$$CR1 = 10Cc + \alpha \cdots (37)$$

[0237]

図45に示すように、選択信号SEL="1"の場合、実施の形態10のREF回路と同様、2個のカップリング容量Ccのみが形成される。したがって、第

2参照容量CR2は、次の(38)式で得ることができる。

[0238]

【数38】

$$CR2 = 2Cc + \beta \cdots (38)$$

[0239]

そして、実施の形態10と同様にして、(35)~(38)式を解法することにより、 拡散領域13,13間のカップリング容量Cstiを精度よく得ることができる。

[0240]

<実施の形態13>

図46及び図47はこの発明の実施の形態13であるCBCM用回路のTES T回路の断面構造を示す断面図である。なお、平面構造は図32で示した構造と 同様である。したがって、図46及び図47はそれぞれ図32のC-C断面を示 しており、図46は選択信号SELが"0"の場合、図47は選択信号SELが "1"の場合を示している。

[0241]

これらの図に示すように、実施の形態12のTEST回路に比べ、各STI領域12が埋込絶縁層18に到達するように形成されている点が異なっている。すなわち、STI領域12及び埋込絶縁層18によって、各拡散領域13は完全分離される。

[0242]

他の構造は図42及び図43で示した実施の形態12のTEST回路と同様である。

[0243]

図48及び図49はこの発明の実施の形態13であるCBCM用回路のREF回路の断面構造を示す断面図である。なお、平面構造は図35で示した構造と同様である。したがって、図48及び図49はそれぞれ図35のD-D断面を示しており、図48は選択信号SELが"0"の場合、図49は選択信号SELが"1"の場合を示している。

[0244]

これらの図に示すように、SOI層19全てにSTI領域14が形成されている点を除いて、実施の形態12のREF回路と同様の構造を呈している。

[0245]

以下、実施の形態13のCBCM用回路を用いた容量値の測定方法を説明する。まず、TEST回路を用いた測定を行う。

[0246]

図46に示すように、選択信号SEL="0"の場合、実施の形態11のTEST回路と同様、10個のカップリング容量Cc、5個の接合容量Cj、10個のカップリング容量Cstiが形成される。したがって、第1テスト容量CT1は、次の(39)式で得ることができる。

[0247]

【数39】

CT1=10Cc+10Csti+5Cj+
$$\alpha$$
 ···(39)

[0248]

図47に示すように、選択信号SEL="1"の場合、実施の形態11のTE ST回路と同様、2個のカップリング容量Cc、10個の接合容量Cjが形成される。したがって、第2テスト容量CT2は、次の(40)式で得ることができる。

[0249]

【数40】

$$CT2=2Cc+10Cj+\beta \cdots (40)$$

[0250]

次に、REF回路を用いた測定を行う。

[0251]

図48に示すように、選択信号SEL="0"の場合、実施の形態10のRE F回路と同様、10個のカップリング容量Ccのみが形成される。したがって、 第1参照容量CR1は、次の(41)式で得ることができる。 [0252]

【数41】

$$CR1=10Cc+\alpha \cdots (41)$$

[0253]

図49に示すように、選択信号SEL="1"の場合、実施の形態10のRE F回路と同様、2個のカップリング容量Ccのみが形成される。したがって、第 2参照容量CR2は、次の(42)式で得ることができる。

[0254]

【数42】

$$CR2=2Cc+\beta \cdots (42)$$

[0255]

そして、実施の形態10と同様にして、(39)~(42)式を解法することにより、 拡散領域13,13間のカップリング容量Cstiを精度よく得ることができる。

[0256]

<実施の形態14>

図50及び図51はこの発明の実施の形態14であるCBCM用回路のTES T回路の断面構造を示す断面図である。なお、平面構造は図32で示した構造と 同様である。したがって、図50及び図51はそれぞれ図32のC-C断面を示 しており、図50は選択信号SELが"0"の場合、図51は選択信号SELが "1"の場合を示している。

[0257]

これらの図に示すように、実施の形態13のTEST回路に比べ、各拡散領域 13が埋込絶縁層18に到達するように形成されている点が異なっている。した がって、拡散領域13にはPN接合は形成されない。他の構造は図46及び図4 7で示した実施の形態13のTEST回路と同様である。

[0258]

図52及び図53はこの発明の実施の形態14であるCBCM用回路のREF

5 0

回路の断面構造を示す断面図である。なお、平面構造は図35で示した構造と同様である。したがって、図52及び図53はそれぞれ図35のD-D断面を示しており、図52は選択信号SELが"O"の場合、図53は選択信号SELが"1"の場合を示している。

[0259]

これらの図に示すように、実施の形態14のREF回路は、実施の形態13の REF回路と同様の構造を呈している。

[0260]

以下、実施の形態14のCBCM用回路を用いた容量値の測定方法を説明する。まず、TEST回路を用いた測定を行う。

[0261]

図50に示すように、選択信号SEL="0"の場合、実施の形態11のTE ST回路と同様、10個のカップリング容量Cc、10個のカップリング容量Cs tiが形成される。しかし、拡散領域13はいずれの界面ともPN接合は形成されないため接合容量Cjは形成されない。したがって、第1テスト容量CT1は、次の(43)式で得ることができる。

[0262]

【数43】

CT1=10Cc+10Csti+
$$\alpha$$
 ...(43)

[0263]

図51に示すように、選択信号SEL="1"の場合、実施の形態11のTE ST回路と同様、2個のカップリング容量Ccが形成される。しかし、前述した 理由により接合容量Cjは形成されない。したがって、第2テスト容量CT2は、次の(44)式で得ることができる。

[0264]

【数44】

 $CT2=2Cc+\beta \cdots (44)$

[0265]

次に、REF回路を用いた測定を行う。

[0266]

図52に示すように、選択信号SEL= "0"の場合、実施の形態10のRE F回路と同様、10個のカップリング容量Ccのみが形成される。したがって、 第1参照容量CR1は、次の(45)式で得ることができる。

[0267]

【数45】

$$CR1 = 10Cc + \alpha \cdots (45)$$

[0268]

図53に示すように、選択信号SEL="1"の場合、実施の形態10のRE F回路と同様、2個のカップリング容量Ccのみが形成される。したがって、第 2参照容量CR2は、次の(46)式で得ることができる。

[0269]

【数46】

$$CR2 = 2Cc + \beta \cdots (46)$$

[0270]

そして、実施の形態 10 と同様にして、(43) \sim (46) 式を解法することにより、拡散領域 13, 13 間のカップリング容量 Csti を精度よく得ることができる。

[0271]

なお、(44)式と(46)式とは全く同じ内容となるため、実施の形態14のREF 回路においては、測定対象ノードNBを接地レベルに固定しても何ら支障はない 。この場合、図35で示したトランスファゲート46,47及びインバータ48 が不要になる分、回路構成の簡略化を図ることができる。

[0272]

<実施の形態15>

図54はこの発明の実施の形態15のCBCM用回路のTEST回路の回路構

成を模式的に示す説明図である。図55は図54のE-E断面の断面構造を示す 断面図である。

[0273]

同図に示すように、実施の形態8のCBCM用回路と比べた場合、測定容量形成部3が測定容量形成部8Tに置き換わった点が異なる。

[0274]

測定容量形成部8T(図54では平面構造を示している。)は、シリコン基板 10に形成され、中心部に矩形状の拡散領域15Aが形成され、拡散領域15A の周辺を囲んでSTI領域12Aが形成され、STI領域12Aの周辺を囲んで 拡散領域15Bが形成され、拡散領域15Bの周辺に囲んでSTI領域12Bが 形成される。

[0275]

配線層として機能する測定対象ノードNAは拡散領域15Aにかけて横方向に伸びた矩形状を呈しており、拡散領域15Aとコンタクトホール66を介して電気的に接続される。配線層として機能する測定対象ノードNBは拡散領域15Bの3辺の上方に伸びて形成され、複数のコンタクトホール66を介して拡散領域15Bと電気的に接続される。

[0276]

ここで、拡散領域15Aの周辺長はLA、拡散領域15Aの面積はSA、拡散領域15Bの面積が面積SBであるとする。

[0277]

図55に示すように、測定対象ノードNA, NB間に2つのカップリング容量 Ccが形成され、拡散領域15Aには接合容量Cjaが形成され、拡散領域15 Bには接合容量Cjbが形成される。また、STI領域12Aを挟んだ拡散領域15A, 15B間にカップリング容量Cstiが形成される。

[0278]

図56はこの発明の実施の形態15のCBCM用回路のREF回路の回路構成を模式的に示す説明図である。図55は図56のF-F断面の断面構造にも相当する。

[0279]

測定容量形成部8R(図56では平面構造を示している。)は、測定容量形成部8Tと同様に、シリコン基板10に形成され、中心部に矩形状の拡散領域15 Cが形成され、拡散領域15Cの周辺を囲んでSTI領域12Cが形成され、S TI領域12Cの周辺を囲んで拡散領域15Dが形成され、拡散領域15Dの周辺に囲んでSTI領域12Dが形成される。

[0280]

測定対象ノードNAは拡散領域15Cにかけて横方向に伸びた矩形状を呈しており、拡散領域15Cとコンタクトホール66を介して電気的に接続される。測定対象ノードNBは拡散領域15Dの3辺の上方に伸びて形成され、複数のコンタクトホール66を介して拡散領域15Bと電気的に接続される。

[0281]

ここで、拡散領域15Cの周辺長はLC、拡散領域15Cの面積はSC、拡散領域15Dの面積が面積SDであるとする。

[0282]

したがって、測定容量形成部8Rは、測定容量形成部8Tと比較して場合、拡 散領域15Cの面積SCは拡散領域15Aの面積SAより小さく形成され、拡散 領域15Dの面積SDは拡散領域15Bの面積SBより広く形成される点が異な っている。

[0283]

以下、実施の形態15のCBCM用回路を用いた容量値の測定方法を説明する。まず、TEST回路を用いた測定を行う。ここで、接合容量Cja,接合容量Cjbは単位面積当たりの容量を意味し、カップリング容量Cstiは単位長当たりの容量を意味している。

[0284]

選択信号SEL= "0"の場合、測定対象ノードNA、NB間にカップリング容量Ccが形成され、拡散領域 15 Aに接合容量Cjaが形成され、拡散領域 15 Aに接合容量Cjaが形成され、拡散領域 15 A、15 B間にカップリング容量Cstiが形成される。また、回路を形成する配線等の微小容量 α も形成される。したがって、第1 テスト容量CT 1 は、次の

(47)式で得ることができる。

[0285]

【数47】

CT1=Cc+Csti \times LA+Cja \times SA+ α ...(47)

[0286]

選択信号SEL="1"の場合、測定対象ノードNA、NB間が短絡されるためカップリング容量Ccは形成されず、拡散領域15A及び15Bにそれぞれ接合容量Cja及び接合容量Cjbが形成されるだけである。また、回路を形成する配線等の微小容量 β も形成される。したがって、第2テスト容量CT2は、次の(48)式で得ることができる。

[0287]

【数48】

 $CT2=C_{ja}\times SA+C_{jb}\times SB+\beta$...(48)

[0288]

次に、REF回路を用いた測定を行う。

[0289]

選択信号SEL= "0"の場合、TEST回路の場合と同様に、カップリング容量Cc、カップリング容量Csti及び接合容量Cjaが形成される。また、回路を形成する配線等の微小容量 α も形成される。したがって、第1参照容量CR1は、次の(49)式で得ることができる。

[0290]

【数49】

 $CR1=Cc+Csti\times LC+Cja\times SC+\alpha$...(49)

[029.1]

選択信号SEL= "1"の場合、TEST回路と同様、接合容量Cja及び接合容量Cjbが形成される。また、回路を形成する配線等の微小容量βも形成さ

れる。したがって、第2参照容量CR2は、次の(50)式で得ることができる。

[0292]

【数50】

$$CR2=C_{ja}\times SC+C_{jb}\times SD+\beta$$
 ...(50)

[0293]

そして、実施の形態10と同様にして、(47)~(50)式を解法することにより、 拡散領域13,13間のカップリング容量Cstiを精度よく得ることができる。

[0294]

このように、実施の形態15では、測定対象ノードNA, NBの下方に形成される拡散領域の面積を変更することにより、カップリング容量Csti及びゲート容量Cgaを求めることができる。

[0295]

また、STI領域12A~12Dの形成幅を適宜変化させたときの、カップリング容量Cstiやゲート容量Cgaを測定することができる。

[0296]

<実施の形態16>

図57はこの発明の実施の形態16のCBCM用回路のTEST回路の回路構成を模式的に示す説明図である。図58は図57のG-G断面の断面構造を示す断面図である。

[0297]

同図に示すように、図54及び図55で示す実施の形態16のTEST回路と 比べた場合、測定容量形成部8Tが測定容量形成部9Tに置き換わった点が異なる。

[0298]

測定容量形成部9T(図57では平面構造を示している。)は、拡散領域15 A上に選択的にゲート絶縁膜29を介してゲート電極28を形成している。また 、ゲート電極28直下の拡散領域15Aの表面がチャネル領域となるようにする [0299]

そして、測定対象ノードNAはゲート電極28とコンタクトホール66を介して電気的に接続される。したがって、ゲート電極28直下の拡散領域15Aには接合容量Cjaではなく、ゲート容量Cgaが形成される。他の構成は実施の形態15の測定容量形成部8Tと同様であるため、説明を省略する。

[0300]

図59はこの発明の実施の形態16のCBCM用回路のREF回路の回路構成を模式的に示す説明図である。図58は図59のG-G断面の断面構造にも相当する。

[0301]

測定容量形成部9R(図59では平面構造を示している。)は、拡散領域15 C上に選択的にゲート絶縁膜29を介してゲート電極28を形成している。そして、測定対象ノードNAはゲート電極28とコンタクトホール66を介して電気的に接続される。したがって、ゲート電極28直下の拡散領域15Aには接合容量Cjaではなく、ゲート容量Cgaが形成される。他の構成は実施の形態15の測定容量形成部8Rと同様であるため、説明を省略する。

[0302]

以下、実施の形態16のCBCM用回路を用いた容量値の測定方法を説明する。まず、TEST回路を用いた測定を行う。ここで、ゲート容量Cgaは単位面積当たりの容量を意味している。他の容量は実施の形態15と同様である。

[0303]

選択信号SEL= "0"の場合、測定対象ノードNA、NB間にカップリング容量Ccが形成され、拡散領域 15 Aにゲート容量Cgaが形成され、拡散領域 15 Aにゲート容量Cgaが形成され、拡散領域 15 A、15 B間にカップリング容量Cstiが形成される。また、回路を形成する配線等の微小容量 α も形成される。したがって、第1 テスト容量CT 1 は、次の(51)式で得ることができる。

[0304]

【数51】

CT1=Cc+Csti
$$\times$$
LA+Cga \times SA+ α ...(51)

[0305]

選択信号SEL="1"の場合、測定対象ノードNA、NB間が短絡されるためカップリング容量Ccは形成されず、拡散領域15A及び15Bにそれぞれゲート容量Cga及び接合容量Cjbが形成されるだけである。また、回路を形成する配線等の微小容量 β も形成される。したがって、第2テスト容量CT2は、次の(52)式で得ることができる。

[0306]

【数52】

$$CT2=Cga\times SA+Cjb\times SB+\beta$$
 ...(52)

[0307]

次に、REF回路を用いた測定を行う。

[0308]

選択信号SEL= "0"の場合、TEST回路の場合と同様に、カップリング容量Cc、カップリング容量Csti及びゲート容量Cgaが形成される。また、微小容量 α も形成される。したがって、第1参照容量CR1は、次の(53)式で得ることができる。

[0309]

【数53】

$$CR1=Cc+Csti\times LC+Cga\times SC+\alpha$$
 ...(53)

[0310]

選択信号SEL= "1"の場合、TEST回路と同様、ゲート容量Cga及び接合容量Cj bが形成される。また、微小容量 β も形成される。したがって、第2 参照容量CR 2 は、次の(54)式で得ることができる。

[0311]

【数54】

 $CR2=Cga\times SC+Cjb\times SD+\beta$...(54)

[0312]

そして、実施の形態 10 と同様にして、(51) \sim (54) 式を解法することにより、拡散領域 13, 13 間のカップリング容量 C sti を精度よく得ることができる。

[0313]

このように、実施の形態16では、測定対象ノードNA,NBの下方に形成される拡散領域の面積を変更することにより、カップリング容量Cstiを求めることができる。

[0314]

なお、実施の形態15及び実施の形態16で用いた拡散領域15A及び15C周辺長LA,LC及び拡散領域15A~15Dの面積SA~SDは設計者のItoによって任意に設定して良い。

[0315]

くその他>

上述した実施の形態10等において、シリコン基板10に代えて、SiC基板、SON (Silicon On Nothing) 基板、GaN基板、GaAs基板、InP基板等の半導体基板を用いても、同様にしてカップリング容量Csti等を測定することができる。

[0316]

また、CBCM用回路を構成するトランジスタとしてMOSトランジスタを示したがスイッチング機能を有する素子であれば任意に代用可能であり、材質等は問わない。例えば、カーボンナノチューブに形成されたトランジスタを用いても構わない。さらに、素子分離領域としてSTI領域を用いたが、LOCOS等の他の素子分離法による素子分離領域を形成してもよい。本発明は、素子分離構造の種別に関係なく、素子分離領域を挟んで寄生する容量を測定することができる

[0317]

また、上述した実施の形態では、STI領域で分離される活性領域として拡散領域と示したが、拡散領域はN型不純物拡散領域(界面でのPN接合の形成の有無は問わない)、P型不純物拡散領域(界面でのPN接合の形成の有無は問わない)のいずれを用いても良い。また、活性領域として不純物拡散領域を形成しなくてもい。さらに、不純物拡散領域上に金属シリサイド(NiSi $_2$ 、CoSi $_2$ 、TiSi $_2$ 、PtSi $_2$ 、MoSi $_2$ 、ZrSi $_2$ 等)を形成してもしなくても、この発明の効果を奏するのは言うまでもない。

[0318]

【発明の効果】

以上説明したように、この発明における請求項1記載の容量値測定用回路は、第1~第3の電流検出部で検出した第1~第3の電流の値に基づくことにより、第1の容量から第1及び第2の容量成分並びに対象外容量成分を成分分離して、第1及び第2の容量成分を個別に測定することができる。

[0319]

この発明における請求項8記載の容量値測定用回路は、第1及び第2の電流検 出部で検出された第1及び第2の電流の値に基づき、第1の容量から所定数の第 1の容量成分のいずれかと第2の容量成分とを成分分離して測定している。この 際、所定数の第2の端子から得られる電流を共通信号線から得られる一つの第2 の電流としてを検出できるため、第2の電流検出用の外部パッドを一つ用いるだ けで済ますことができる。

[0320]

この発明における請求項10記載の容量値測定用回路は、第1及び第2の状態 それぞれでの供給電流の値に基づき、第1及び第2の容量成分を測定可能なため、一つの供給電流を検出するだけで、測定容量の第1及び第2の容量成分を個別 測定することができる。

【図面の簡単な説明】

- 【図1】 この発明の実施の形態1であるCBCM用回路の構成を示す回路 図である。
 - 【図2】 実施の形態1のCBCM用回路動作を示すタイミング図である。

- 【図3】 測定配線あるいはダミー配線の具体例を示す平面図である。
- 【図4】 図3のA-A′断面を示す断面図である。
- 【図5】 実施の形態2のCBCM用回路の構成をウェル領域との関係で模式的に示した説明図である。
- 【図6】 図5のCBCM用回路で用いるNMOSトランジスタの断面構造を示す断面図である。
 - 【図7】 図6のウェル構造を簡易的に示す説明図である。
- 【図8】 実施の形態3のCBCM用回路で用いられるトランジスタ構造を示す断面図である。
- 【図9】 実施の形態4のCBCM用回路の第1の回路における測定容量形成部の構成を示す回路図である。
- 【図10】 実施の形態4の第1の回路の測定容量形成部の内部構成を示す 平面図である。
 - 【図11】 図10のX1-X1′断面構造を示す断面図である。
- 【図12】 実施の形態4のCBCM用回路の第2の回路における測定容量 形成部の構造を示す平面図である。
 - 【図13】 図12のX2-X2′断面構造を示す断面図である。
- 【図14】 実施の形態5のCBCM用回路の第1の回路の回路構成を示す回路図である。
- 【図15】 実施の形態5の第1の回路の測定容量形成部の構造を示す平面 図である。
 - 【図16】 図15のY1-Y1′断面構造を示す断面図である。
- 【図17】 実施の形態5の第2の回路の測定容量形成部の第2の構造を示す平面図である。
 - 【図18】 図17のY2-Y2′断面構造を示す断面図である。
- 【図19】 実施の形態5の第1の回路の測定容量形成部の他の態様を示す 平面図である。
- 【図20】 この発明の実施の形態6であるCBCM用回路の構成を示す回路図である。

- 【図21】 実施の形態6における測定容量形成部の一例を示す断面図である。
- 【図22】 実施の形態6のCBCM用回路の動作を示すタイミング図である。
- 【図23】 実施の形態6のCBCM用回路を用いた配線特性の解析方法を 示すフローチャートである。
 - 【図24】 実施の形態7のデコーダの他の構成を示す回路図である。
 - 【図25】 実施の形態8の回路構成を模式的に示す説明図である。
- 【図26】 実施の形態8の測定容量形成部の第1の状態を示す断面図である。
- 【図27】 実施の形態8の測定容量形成部の第2の状態を示す断面図である。
- 【図28】 実施の形態8のCBCM用回路を用いた配線特性の解析方法を 示すフローチャートである。
- 【図29】 この発明の実施の形態9のCBCM用補助回路の回路構成を模式的に示す説明図である。
- 【図30】 実施の形態9の測定容量形成部の第1の状態を示す断面図である。
- 【図31】 実施の形態9の測定容量形成部の第2の状態を示す断面図である。
- 【図32】 この発明の実施の形態10のCBCM用回路のTEST回路の回路構成を模式的に示す説明図である。
- 【図33】 実施の形態10のTEST回路の測定容量形成部の第1の状態を示す断面図である。
- 【図34】 実施の形態10のTEST回路の測定容量形成部の第2の状態を示す断面図である。
- 【図35】 この発明の実施の形態10のREF回路の回路構成を模式的に示す説明図である。
 - 【図36】 実施の形態10のTEST回路の測定容量形成部の第1の状態

を示す断面図である。

- 【図37】 実施の形態10のTEST回路の測定容量形成部の第2の状態を示す断面図である。
- 【図38】 実施の形態11のTEST回路の測定容量形成部の第1の状態を示す断面図である。
- 【図39】 実施の形態11のTEST回路の測定容量形成部の第2の状態を示す断面図である。
- 【図40】 実施の形態11のREF回路の測定容量形成部の第1の状態を示す断面図である。
- 【図41】 実施の形態11のREF回路の測定容量形成部の第2の状態を示す断面図である。
- 【図42】 実施の形態 12のTEST回路の測定容量形成部の第1の状態を示す断面図である。
- 【図43】 実施の形態12のTEST回路の測定容量形成部の第2の状態を示す断面図である。
- 【図44】 実施の形態12のREF回路の測定容量形成部の第1の状態を示す断面図である。
- 【図45】 実施の形態12のREF回路の測定容量形成部の第2の状態を示す断面図である。
- 【図46】 実施の形態13のTEST回路の測定容量形成部の第1の状態を示す断面図である。
- 【図47】 実施の形態13のTEST回路の測定容量形成部の第2の状態を示す断面図である。
- 【図48】 実施の形態13のREF回路の測定容量形成部の第1の状態を示す断面図である。
- 【図49】 実施の形態13のREF回路の測定容量形成部の第2の状態を示す断面図である。
- 【図50】 実施の形態14のTEST回路の測定容量形成部の第1の状態を示す断面図である。

- 【図51】 実施の形態14のTEST回路の測定容量形成部の第2の状態を示す断面図である。
- 【図52】 実施の形態14のREF回路の測定容量形成部の第1の状態を示す断面図である。
- 【図53】 実施の形態14のREF回路の測定容量形成部の第2の状態を示す断面図である。
- 【図54】 の実施の形態15のCBCM用回路のTEST回路の回路構成を模式的に示す説明図である。
 - 【図55】 図54のE-E断面の断面構造を示す断面図である。
- 【図56】 実施の形態15のCBCM用回路のREF回路の回路構成を模式的に示す説明図である。
- 【図57】 実施の形態16のCBCM用回路のTEST回路の回路構成を模式的に示す説明図である。
 - 【図58】 図57のG-G断面の断面構造を示す断面図である。
- 【図59】 実施の形態16のCBCM用回路のREF回路の回路構成を模式的に示す説明図である。


【符号の説明】

1,5 デコーダ、2~7,8T,8R,9T,9R,91A,91B,92A,92B (補助)測定容量形成部、10 シリコン基板、11 SOI基板、12,12A~12D STI領域、13 拡散領域、15A~15D 拡散領域、61~63,70 電流計、MN1~MN4,MN31~MN35,MN41~MN45 NMOSトランジスタ、MP1,MP2 PMOSトランジスタ、N1~N3,NA,NB (測定対象)ノード、P1~P3,P21~P25 端子。

【書類名】

図面


【図1】




出証特2003-3010028

N 1~N3: ノード P 1~P3: 端子


【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




[図8]




[図9]




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】



【図24】




【図25】




3:測定容量形成部


【図26】




【図27]




【図28】




【図29】




【図30】




【図31】



【図32】




【図33】




10:シリコン基板

出証特2003-3010028


【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】



【図41】




【図42】




11:80] 基板


【図43】



【図44】




【図45】




出証特2003-3010028

【図46】




【図47】




出証特2003-3010028


【図48】




【図49】




【図50】




【図51】




【図52】



【図53】




【図54】




8T:測定容量形成部

【図55】




【図56】




12C, 12D: S T I 領域 15C, 15D: 拡散領域

【図57】




9T:測定容量形成部

【図58】



【図59】



9R:測定容量形成部

【書類名】

要約書

【要約】

【課題】 被測定対象の容量成分を分離した測定が可能なCBCM用回路を得る

【解決手段】 PMOSトランジスタMP2, NMOSトランジスタMN2のドレイン間の端子P2にノードN1が電気的に接続され、ノードN1はノードN2との間に測定容量形成部としてカップリング容量Ccが形成される。ノードN2は端子P2及びNMOSトランジスタMN3を介してパッド58に接続され、PMOSトランジスタMP1, NMOSトランジスタMN1のドレイン間の端子P3にノードN3が接続される。ノードN3にはダミー容量として基準容量Crefが設けられる。電流計61及び電流計62によって電源からノードN3及びノードN1にそれぞれ供給される電流Ir及び電流Itがそれぞれ測定され、電流計63によってノードN2から誘起され接地レベルに流れる電流Imが測定される

1 .

【選択図】

図 1

出 願 人 履 歴 情 報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社